#### **IMAGE EXPANDING DEVICE**

Patent number:

JP8251595

**Publication date:** 

1996-09-27

Inventor:

URAMOTO SHINICHI; TAKAHATA AKIHIKO

Applicant:

MITSUBISHI ELECTRIC CORP

Classification: - international:

G06T9/00; H04N7/26; H04N7/50; H04N7/68; G06T9/00; H04N7/26; H04N7/50; H04N7/64; (IPC1-7): H04N7/32; H03M7/00; H03M7/36;

H04N7/30

- european:

G06T9/00P; G06T9/00T; H04N7/26A4V; H04N7/26A8L; H04N7/26L;

H04N7/26L2; H04N7/50; H04N7/68

Application number: JP19950049798 19950309 Priority number(s): JP19950049798 19950309

Also published as:

EP0731422 (A2) US5699117 (A1)


EP0731422 (A3) EP0731422 (B1)

DE69634052T (T2)

Report a data error here

#### Abstract of JP8251595

PURPOSE: To provide an image expanding device which can perform high-speed data processing which is superior in the use efficiency of a process computing element. CONSTITUTION: When an MB synchronizing signal (MBSYNC) indicating the start of a process in one process section of a process unit consisting of a microblock header and respective microblocks is asserted, block data of the microblocks are decoded in timing with the assertion and then next microblock header information is analyzed. The assertion of the MB synchronizing signal is stopped until specific conditions are met. The process of block data of microblocks is always performed at the start of one process section, so the use efficiency of the process computing element is improved.



Data supplied from the esp@cenet database - Worldwide

**BEST AVAILABLE COPY** 

# THIS PAGE BLANK (USPTO)

#### (19)日本国特許庁(JP)

### (12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-251595

(43)公開日 平成8年(1996)9月27日


					•		
(51)Int. C1.		識別記号	庁内整理番号	FΙ			技術表示箇所
H 0 4 N	7/32			H 0 4 N	7/137	Z	
H 0 3 M	7/00		9382-5 K	H 0 3 M	7/00		
	7/36		9382-5 K		7/36		
H 0 4 N	7/30			H 0 4 N	7/133	Z	
	審査請求	未請求 請求	項の数 9 0	L		(全36頁)	
(21)出願番号	特願平7-49798			(71)出願人	000006013		
					三菱電機株	式会社	
(22)出願日	平成7年(1995)3月9日				東京都千代田区丸の内二丁目2番3号 浦本 紳一		
				(72)発明者			
	•				兵庫県伊丹	市瑞原4丁目1都	路地 三菱電機株
					式会社シス	テムエル・エス	ス・アイ開発研究
					所内		
			,	(72)発明者	高畠 明彦		
							路地 三菱電機株
						テムエル・エス	ス・アイ開発研究
					所内		
•				(74)代理人	弁理士 深	見 久郎 (タ	<b>卜3名)</b>
					•		
			á.	1		•	

#### (54) 【発明の名称】画像伸張装置

#### (57)【要約】

【目的】 処理演算器の使用効率の優れた高速データ処理を行なうことのできる画像伸張装置を提供する。

【構成】 マクロブロックヘッダとマクロブロックの各プロックで構成される処理単位の1処理区間の処理において、処理の開始を示すMB同期信号(MBSYNC)がアサートされると、これに同期してマクロブロックのブロックデータの復号が行なわれ、続いて次のマクロブロックへッダ情報の解析が行なわれる。所定条件が成立するまでMB同期信号のアサートが停止される。1処理区間の開始から常にマクロブロックのブロックデータの処理が実行されるため、処理演算器の使用効率が改善される。



#### 【特許請求の範囲】

【請求項1】 予め定められた手順に従って圧縮処理さ れた動画像を所定サイズのセグメント単位で伸張処理す る画像伸張処理装置であって、前記セグメントは、処理 されるべきデータを含むデータブロックと、前記データ ブロックのデータの属性を示す情報を有するヘッダとを 有し、

前記動画像情報を示すビットストリームを受け、前記セ グメントのヘッダの情報を解析し、次に実行されるべき 処理を示す情報を生成するヘッダ復号手段と、

前記ヘッダ復号手段からの前記セグメントのヘッダの情 報の解析完了を示す信号に応答して、データ処理開始指 示信号を発生する制御手段と、

前記データ処理開始指示信号に応答して起動され、前記 セグメントのヘッダに続くデータブロックの前記ヘッダ 復号手段の解析結果に基づく処理を実行するデータ処理 手段とを備え、

前記ヘッダ復号手段は、各データブロックに続いて与え られるヘッダの情報を該先行のデータブロックに続いて 連続して解析し、これにより、1つの単位処理区間は、 データブロックの処理に始まり、該データブロックに続 くヘッダの解析で終了する、画像伸張装置。

【請求項2】 前記ヘッダの解析結果に従って前記単位 処理区間の時間期間を変更する手段をさらに含む、請求 項1記載の画像伸張装置。

前記圧縮処理された動画像は予測符号化 【請求項3】 処理を受けた画素データからなり、前記データ処理手段 は、前記データブロックのデータを前記圧縮処理と逆の 伸張処理を行なってもとの画素データを復元する手段を 含み、

前記制御手段は、前記単位処理区間内で前記データ処理 開始指示信号に応答して、外部に設けられた記憶装置へ の前記データ処理手段からの復元された画素データの格 納、前記ピットストリームの前記記憶装置への書込、前 記記憶装置からの復元された画素データのうち表示すべ き画素データの読出、および前記データ処理手段におけ る画素データの復元に必要とされる予測画像画素データ の読出を順次所定の順序で実行する手段を含む、請求項 1記載の画像伸張装置。

【請求項4】 予め定められた手順に従って圧縮処理さ れた動画像を所定サイズのセグメント単位で伸張処理し て圧縮前の画像データを復元するための画像伸張装置で あって、前記圧縮処理された動画像は可変長符号化さ れ、前記セグメントは処理されるべき画素データを含む データブロックと、前記データブロックのデータの属性 を示す情報を含むヘッダとを有し、

与えられたビットストリームからヘッダを検出し該ヘッ ダの情報の解析を行なう解析手段を備え、前記解析手段 はヘッダ情報のすべての解析完了を示す信号を発生する 手段を含み、前記解析手段の解析結果に従って該セグメ 50

ントのデータブロックの画素データを可変長復号化して 固定長画素データを生成する可変長復号手段を含み、前 記データブロックの画素データを圧縮前の画素データに 復元するデータ処理手段と、

前記解析手段および可変長復号手段の処理においてエラ ーが検出されたとき、該エラーを示すエラー検出信号を 発生する手段と、

前記エラー検出信号に応答して、入来するビットストリ ームから予め定められたパターンを有するコードを探索 10 するコード探索手段と、

前記コード探索手段からのコード検出に応答して、前記 解析手段を活性化する活性化手段と、

前記解析手段からの前記ヘッダ部の情報の解析完了指示 信号に応答して、所定の条件が成立するまで該ヘッダに 続くデータブロックの前記データ処理手段による処理実 行を待ち合せる手段とを含む、画像伸張装置。

【請求項5】 前記データ処理手段は、前記セグメント を処理単位としてパイプライン的に処理動作する複数の パイプラインステージを含む、請求項1または4記載の 画像伸張装置。

【請求項6】 前記パイプラインステージは、

予測画像データの記憶装置からの読込、データブロック の直交変換係数の可変長復号化およびその逆量子化を行 なう第1のパイプラインステージと、前記読込まれた予 測画像画素データから予測画像を作成する第2のパイプ ラインステージと、前記逆量子化された画素データの逆 直交変換処理および前記予測画像画素データと前記逆直 交変換処理された画素データとから前記データブロック の画素データの復元を行なう第3のパイプラインステー ジと、前記復元された画素データの前記記憶装置への書 込を行なう第4のパイプラインステージとを含む、請求 項5記載の画像伸張装置。

【請求項7】 前記エラー検出信号に応答して、該エラ ーが検出されたセグメントよりも前記データ処理手段に おける処理の順序において前に位置するセグメントのデ ータブロックから所定のエラー修復処理を前記パイプラ インステージにおいて施す手段をさらに備える、請求項 5 記載の画像伸張装置。

【請求項8】 所定の手順に従って圧縮処理された動画 像を所定サイズのセグメント単位で伸張処理して圧縮前 40 の画像画素データを復元するための画像伸張装置であっ て、前記圧縮処理された動画像は可変長符号化され、か つ前記セグメントは画素データを含むデータブロック と、前記データブロックの属性を示すヘッダとを有し、 与えられたビットストリームに含まれるセグメントのへ ッダに含まれる情報を解析する解析手段と、

前記解析手段の該解析結果に基づいてそれに続くデータ ブロックのデータに可変長復号化処理を施す可変長復号 化手段を含み、前記データブロックのデータをもとの画 像データに復元するデータ処理手段と、

30

リセット要求信号に応答して、前記解析手段を起動する 起動信号を発生する手段と、

前記起動信号に応答して、外部から与えられるビットス トリームにおいて所定のパターンを有するコードを探索 する手段と、

前記探索手段からの前記コードの検出に応答して、前記 解析手段を活性化する手段と、

前記解析手段からの前記ヘッダの情報の解析完了指示信 号に応答して、所定の条件が成立するまで該ヘッダに続 くデータブロックの前記データ処理手段による処理実行 を待ち合せる手段とを含む、画像伸張装置。

【請求項9】 前記所定の条件は、外部から与えられる 画像の開始時点を示す同期信号の印加である、請求項8 記載の画像伸張装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、圧縮処理された画像 データを伸張処理して圧縮前の画像データを復元する画 像伸張装置に関し、特に、直交変換およびフレーム/フ ィールド間予測符号化を用いる動画像圧縮方式に従って 20 圧縮処理された画像データを伸張処理する動画像伸張装 置に関する。

#### [0002]

【従来の技術】膨大なデータ量を含む画像データを高能 率で符号化することにより、データ量を低減して伝送 し、この高能率符号化された画像データを復号すること により、もとの画像を復元する方式が提案されている。 このような画像データの処理方式の1つに、動画像を対 象とするMPEG (Moving Picture Experts Group) 規 格がある。このMPEG規格の画素データの符号化方式 は、この分野においてはよく知られているが、本発明の 背景の理解を容易にするために、まず簡単にMPEG準 拠の画像データの復号化方式について説明する。

【0003】図27は、一般的なMPEG準拠動画像デ ータ符号化装置の構成を概略的に示す図である。図27 において、符号化装置は、入力画素データと予測画像の 対応の画素データ (参照画素データ) との差分を求める 滅算器1000と、滅算器1000の出力する信号(予 測誤差信号) に直交変換処理の1つである離散コサイン 変換(DCT)処理を施すDCT変換器1002と、D CT変換器1002の出力する信号 (DCT係数) を量 子化する量子化器1004とを含む。

【0004】後に詳細に説明するが、画像には、Iピク チュア、PピクチュアおよびBピクチュアなどの種類が 存在し、画像の種類に応じて用いられる予測方式が異な る。Iピクチュアは、フレーム内またはフィールド内符 号化され、入力画素データそのものが符号化される。P ピクチュアは過去の再生画像からのフレーム間またはフ ィールド間予測符号化処理を受ける画像である。Bピク チュアは、過去の再生画像および未来のいずれかまたは 50 のうち最も左上のDCT係数は、DC係数と呼ばれ、8

両方の再生画像両方の画像(フレームまたはフィール ド)を用いて予測を行なう画面である。このBビクチュ アは、IピクチュアおよびPピクチュアを用いて予測符 号化される。Bビグチュアは参照画像としては用いられ ない。

【0005】フレーム間またはフィールド間予測を行な う場合には、動き補償が行なわれる。現画像のブロック (処理単位となるセグメント) に最も相関性の高い予測 画像におけるブロックを求め、この最も相関性の高いブ ロックを用いて予測符号化を行なう。この現画像ブロッ クと予測画像ブロックとの位置のずれは動きベクトルと して求められて、各画素データブロックに付されて伝送 時に送信される。動き補償は、通常、16画素×16画 素のブロック(セグメント)を単位として実行される。 【0006】DCT変換器1002は、通常、8画素× 8画素のブロックを単位としてDCT変換処理を実行す る。DCT変換処理を施すことにより、画像における空 間的な冗長性(隣接画素間の高い相関性)を低減する。 すなわち、このDCT変換器1002においてDCT変 換処理を施すことにより、このDCT係数を低域係数領 域に偏在させることができ、次段の逆量子化器の処理に よる画像データ量の削減を可能にする。

【0007】量子化器1004は、量子化テーブル10 12を参照して、このDCT変換器1002からのDC T係数の量子化を行なう。量子化テーブル1012にお いて、高周波成分に対しては大きな値が設定される。こ の量子化テーブル1012を参照して、量子化器100 4においてDCT変換部1002からのDCT係数を量 子化することにより、空間周波数における水平および垂 直方向ともに低域成分を大きくし、かつ高域成分をほと んど"0"とすることができる。これにより、データ量 を低減する。

【0008】符号化装置はさらに、量子化器1004か らの量子化データを所定の順序でジグザグ態様で並べ変 えるジグザグスキャン器1006と、ジグザグスキャン 器1006からのデータを可変長符号化する可変長符号 化器1008と、可変長符号化器1008からの可変長 符号化データおよび図示しない動きベクトル検出器から の動きベクトル情報および他のブロックの属性を示す情 40 報とを受け、所定のフォーマットに従って動きベクトル 情報および属性情報を可変長符号化処理してかつ誤り符 号語などを付加して出力する伝送符号化回路1010を 含む。

【0009】ジグザグスキャン器1006は、図27に そのジグザグスキャン器1006の左側のブロック10 15に示すように、8×8個のDCT係数を図27の左 上から順次右下(すなわち高域成分領域)へ向かってジ グザグに進むようにDCT係数を並べ変える。図27 の、DCT係数プロック1015に示されるDCT係数 画素×8画素のブロックデータの平均値を示し、残りの DCT係数はAC係数と呼ばれる。ジグザグスキャン器 1006によりDCT係数をジグザグスキャンすること により、非0係数を効率的に捕捉する。可変長符号化器 1008は、このジグザグスキャン器1006からの量 子化されたDCT係数を順に、先行する0係数(無効係 数)の個数 (ラン)と非0の係数(有効係数)の値(レ ベル)とをまとめて2次元可変長符号化を行なう。この 可変長符号化器1008は、たとえばハフマン符号に従 って展開された符号化テーブル1014を用いてジグザ グスキャン器1006からの量子化DCT係数データを 可変長符号化する。量子化されたDCT係数において は、高域成分には、"0"が多く存在し、低域成分に有 効係数が多く存在する。この有効係数に対し短い長さの 符号を割当て、かつ出現頻度の少ない量子化係数に符号 長の長い符号を割当てることにより、データ量をさらに 低減する。

【0010】図28は、図27に示す伝送符号化回路1 010から伝送される画像の配列の一例を示す図であ る。図28において、ピクチュア番号1ないし13が付 された13枚の画像が示される。ピクチュア番号1およ び13の画像は、Iピクチュアであり、ピクチュア番号 4、7および10の画像がPピクチュアである。Iピク チュアとPピクチュアの間またはPピクチュアとPピク チュアの間に2つのBピクチュアが挿入される。Iピク チュアは、フレーム内符号化処理のみが行なわれ、予測 符号化は行なわれない画像である。Pピクチュアはフレ ーム間またはフィールド間予測符号化(動き補償付)処 理される画像であり、Bピクチュアは一例として双方向 予測符号化 (動き補償付) 画像である。 I ピクチュア (I)、Pビクチュア(P)およびBビクチュア(B) はフィールド画像であってもよく、またフレーム画像で あってもよい。このBピクチュア(B)の予測において は、たとえば時間的に前および後のIピクチュアおよび PビクチュアまたはPピクチュアおよびPビクチュアを 用いて内挿処理が行なわれる。Pピクチュアは、時間的 に前の I ピクチュア (I) またはP ピクチュア (P) を 用いて予測符号化(動き補償付)処理が行なわれる。 I ピクチュアおよびPピクチュアのみが予測画像として用 いられ、Bピクチュア (B) は予測画像としては用いら れない。

【0011】図29は、1つの画像の構成を示す図である。図29において、1枚の画像(フィールドまたはフレーム)1020は、複数のマクロブロックと呼ばれるセグメントに分割される。図29においては、簡単化のために、画像1020は32個のマクロブロックMB#1~MB#32に分割される構成が一例として示される。動画像の処理は、このマクロブロックと呼ばれるセグメントを単位として実行される(符号化処理および復号化処理いずれも)。マクロブロックMB#1~MB#

32の各々は、通常、水平方向16画素および垂直方向 16画素に配列される256個の画素を含む。したがって、図29に示す画像は、128画素×64画素で構成 される。

【0012】図30は、画像データのビットストリーム (複数ビット幅)の構成 (シンタクス)を概略的に示す 図である。図30において、ビットストリームは複数の レイヤに分割される。上位から、シーケンスレイヤ、GOP (グループ・オブ・ビクチュア) レイヤ、ビクチュアレイヤ、スライスレイヤ、マクロブロックレイヤ、およびブロックレイヤである。

【0013】ブロックレイヤは、DCT係数を含む領域1100aと、ブロックの終了を示すエンド・オブ・ブロック(EOB)を格納する領域1100bを含むブロック1100で構成される。DCT係数データを格納する領域1100aは、DCT処理の単位となる8行・8列の画素のDCT係数データを格納する。このブロック1100において、領域1100aの最終のAC係数が非0係数の場合、領域1100bのエンド・オブ・ブロックは用いられない場合もある。

【0014】マクロブロック1100は、所定数のブロック(6個)1100を含む。ビットストリーム上でのマクロブロックレイヤは、ブロック1100で構成されるデータブロックと、このデータブロックのデータの属性および動きベクトル等を可変長符号化して格納するマクロブロックヘッダ1115を含む。

【0015】スライスレイヤは、画像の走査順に連結される1つまたは複数のマクロブロック1100で構成されるスライス1120を含む。このスライス1120の 先頭には、スライスの画面上垂直位置を示す情報およびこのスライスの始まりを示す所定のパターンを有するスタートコードなどの情報が格納されるスライスへッダ1125が設けられる。このスライスレイヤは、各々に所定のパターンのコードが割当てられたレイヤのうちの最下層のレイヤのため、エラー発生時における再同期化の単位として用いられる。

【0016】ピクチュアレイヤは、複数のスライス1120で構成されるピクチュア(画像)1130を含む。このピクチュア1130の先頭に、ピクチュアの種類 (Iピクチュア、Pピクチュア等)を示す情報およびピクチュアの開始を示すスタートコード等の情報が可変長シンボル(可変長符号語)で格納されるピクチュアヘッダ1135が配置される。

【0017】GOPレイヤは、複数のピクチュア113 0を含むGOP1140を含む。このGOP(グループ・オブ・ピクチュア)1140に含まれるピクチュア1 130は、1つ以上のIピクチュアと0または複数のP ピクチュアまたはBピクチュアを含む。GOP1140 の先頭には、GOPスタートコード、このGOPがそれより以前のGOPの画像データからの参照を必要としな

50

いことを示すフラグなどの情報を格納するGOPヘッダ 1145が配置される。

【0018】シーケンスレイヤは、1つあるいは複数のGOP1140もしくは1つまたは複数のピクチュア1130で構成されるシーケンス1150を含む。このシーケンス1150の先頭部には、画面のフォーマットなどをの情報を格納するシーケンスへッダ1155が配置される。このシーケンスへッダ1155は、シーケンス1150に含まれるGOP1140のすべて先頭に配置させることができる(シーケンスの途中からの画像の再20生を許容するため)。このシーケンスへッダ1155には、シーケンスの開始を示す所定のパターンを有するスタートコード、画像の水平および垂直サイズ、ピクチュアレート(画像表示速度)、ピットレートおよびその内容などの情報が格納される。

【0019】図31は、ピクチュアとスライスの関係を 例示する図である。図31に示すように、1枚の画像を 形成するピクチュア1130は、複数のスライス112 0を含む。このスライス1120は、任意の長さを有す ることができ、画面上右端に達すると左端に戻る。

【0020】図32は、マクロブロック1110のデータブロックの構成を示す図である。マクロブロック1110は、マクロブロックを4分割した領域Y1~Y4それぞれに対するDCT係数データを格納する領域1100aa~1100adと、サブサンブリングされた色差信号Cb5およびCb6をそれぞれ含むブロック1100aeおよび1100afを含む。色差ブロック1100aeおよび1100adと1つの色差ブロック1100ae(または1100adと1つの色差ブロック1100ae(または1100af)が画面上で同じ大きさとなる。動き補償は16画素×16画素のマクロブロック1110(MB)を単位として実行され、DCT変換処理は8画素×8画素のブロックを単位として実行される。

【0021】図33は、従来の画像伸張装置の構成の一例を概略的に示す図である。この図33に示す画像伸張装置は、先に図27に示した符号化装置により符号化された画像データを伸張処理してもとの画像データを復元する。

【0022】図33において、画像伸張装置1200は、入来するビットストリーム(複数ビット幅)を受けて外部メモリ1230へFIFO(ファーストイン・ファーストアウト)態様で格納しかつ読出すFIFOインタフェース1210と、FIFOインタフェース1210を介して与えられる画素データをセグメント(マクロブロック)単位で可変長復号処理して固定長データの量子化されたDCT係数データ(量子化インデクス)を生成する可変長符号復号化器1212と、可変長符号復号化器1212から出力されたデータを逆量子化してDC50

T係数データを生成する逆量子化器1214と、逆量子化器1214の出力データの配列順序を入れ換えて走査順に配列されたDCT係数データを生成するスキャン変換器1216の出力データに逆直交変換の1つである逆離散コサイン変換を実行する逆離散コサイン変換器1218と、この逆離散コサイン変換器1218と、この逆離散コサイン変換器1218の出力する画素データ(差分データ)とメモリインタフェース1224を介して外部メモリ1230から与えられる予測画像画素データとを受けてもとの画素データを復元する画素再構成器1220を含む。

【0023】FIFOインタフェース1210は、メモリインタフェース1224を介して外部メモリ1230 ヘアクセスし、入来するピットストリームをFIFO態様で格納読出することにより、入来するピットストリームのバッファ処理を行ない、入来するピットストリームのピットレートと画像伸張装置1200におけるデータ処理速度との差を解消する。

【0024】可変長符号復号化器1212は、FIFO インタフェース1210を介して与えられるビットストリームから、各レイヤのヘッダを検出し、その検出したヘッダの解析を行ない、該解析結果に従って各ブロック(マクロブロックに含まれるブロック)のデータ処理を実行する。したがってこの可変長符号復号化器1212は、ヘッダの解析機能と、量子化されたDCT係数の可変長符号復号化処理は、可変長符号化されたランレングスデータから固定長の量子化された量子化DCT係数を復元する処理を含む。

30 【0025】逆量子化器1214は、この可変長符号復号化器からの量子化されたDCT係数を図示しない量子化テーブル(量子化マトリクス)の量子化データを用いて逆量子化を行なってDCT係数を復元する。この量子化マトリクスは、また可変長符号復号化器1212を介して逆量子化器1214に含まれる量子化テーブルに書込まれることもある。

【0026】スキャン変換器1216は、この逆量子化器1214から与えられる図27に示すジグザグスキャンされたDCT係数データを受け、そのスキャン順序をもとの走査順序に再配列する。逆離散コサイン変換器1216から与えられたDCT係数データに逆離散コサイン変換処理を施して予測符号化されたデータを復元する。画素再構成器1220は、可変長符号復号化器からの動きベクトルデータおよびマクロブロック属性データに従って必要とされる予測画像画素データをメモリインタフェース1224を介して外部メモリ1230から読出し、読出した画素データと逆離散コサイン変換器1218から与えられた差分画素データとの加算を行なってもとの画素データを再構成50し、もとの画素データを復元して外部メモリ1230へ

30

メモリインタフェース1224を介して格納する。

【0027】この画素再構成器1220における処理 は、Iピクチュア、PピクチュアおよびBピクチュアそ れぞれに応じて異なる。Iピクチュアのようにフレーム 内符号化を行なう画像の画素データの場合、逆離散コサ イン変換器1218から与えられた画素データは、画像 データそのものであり、予測符号化は行なわれていない ため、画素再構成器1220は、この逆離散コサイン変 換器1218から与えられた画素データをメモリインタ フェース1224を介して外部メモリ1230へ書込 む。PピクチュアおよびBピクチュアのようなフレーム 間またはフィールド間予測符号化が行なわれる画像デー タの場合、この逆離散コサイン変換器1218から画素 再構成器1220へ与えられた画素データは、既に復号 された画像データ (予測画像データ) との差分で与えら れる予測誤差信号である。したがってこの場合には、画 素再構成器1220はメモリインタフェース1224を 介して外部メモリ1230から対応の予測画像画素デー タと逆離散コサイン変換器1218からの画素データと 加算し、該加算結果を再びメモリインタフェース122 4を介して外部メモリ1230へ書込む。

【0028】外部メモリ1230へ書込まれた画像デー タはメモリインタフェース1224を介してラスタ走査 順に読出されて画素バスインタフェース1222を介し て図示しない画像表示制御回路を介して表示装置へ与え られる。

【0029】上述の一連の処理は、符号化時と同様、セ グメント単位で実行される。逆量子化器1214、スキ ャン変換器1216、逆離散コサイン変換器1218お よび画素再構成器1220は、画像データの処理を高速 で行なうためにパイプライン化されている。

【0030】制御回路1226は、この外部メモリ12 30へのアクセスの制御およびパイプラインステージの 起動および停止の制御を行なう。

【0031】図34は、図33に示す外部メモリ123 0の記憶領域を示す図である。この外部メモリ1230 は、たとえばDRAM (ダイナミック・ランダム・アク セス・メモリ)を用いて構成され、外部から与えられる ビットストリームをFIFO態様で格納するFIFO領 域1232と、画素再構成器1230 (図33参照) に おいて予測符号化復号 (DPCM復号) 処理に用いられ る参照画像画素データを格納する参照画像領域1234 と、図33において図示しない表示制御回路を介して表 示装置に表示される表示画像データを格納する表示画像 領域1236を含む。FIFO領域1230は、一般 に、入来するビットストリームのビットレートと画像伸 張装置1200 (図33参照) におけるデータ処理速度 の差を吸収するためのレート調整用のレートバッファと 呼ばれる。このFIFO領域1232を用いることによ り、入来するビットストリームの伝送レートがほぼ一定 50

であるのに対し、画像伸張処理における単位時間内に必 要とされる符号量が異なる(可変長符号語データを処理 するため)のを補償することができる。

10

【0032】図35は、図33に示す画像伸張装置の制 御に関するタイミングチャートの一例を示す図である。 図35においては、フレームまたはフィールドのピクチ ュア単位の動作開始を指示する同期信号であるピクチュ ア同期信号とセグメント単位の動作開始を指示する同期 信号であるMB同期信号が示される。ピクチュア同期信 10 号は、たとえば垂直同期信号であり、図示しない表示制 御回路から図33に示す制御回路1226へ与えられ る。制御回路1226は、このピクチュア同期信号に同 期してMB同期信号を出力する。ピクチュア同期信号の 周期は、復号後の画像データ(図32に示す画素バスイ ンタフェース1222を介して読出される画素データ) の表示装置上の表示レートで決定される一定値を有す る。この表示レートは、MPEGにおいてはレベルによ り決定される。「レベル」には、水平画素数・垂直画素 数・フレーム周波数の最大値が規格化されている。1つ のピクチュアにおいては、分割されるマクロブロックの 数は予め決定される。ピクチュア同期信号サイクル内で アサートされるMB同期信号の数は、したがってピクチ ュアの画素数すなわちマクロブロックの数で決定され る。このMB同期信号は、図33に示す制御回路122 6から画像伸張装置1200の各回路へ与えられて、各 回路がそれぞれ所定の処理動作を実行する。

【0033】図36は、セグメント単位の処理区間内に 行なわれる処理を示すタイミングチャート図である。図 36においては、画像伸張装置をデコーダとして示す。 MB同期信号に同期してこの画像伸張装置 (デコーダ) の動作が起動される。可変長符号復号化器1212(図 33を参照)がMB同期信号に同期して活性化されて、 FIFOインタフェース1210を介して与えられたビ ットストリームからヘッダを検出して解析し、次に実行 すべき処理を決定する。次いでこのヘッダ解析により決 定された処理動作に従ってマクロブロックの各ブロック の実データ分の復号 (ブロックデータの復号と以下称 す)が行なわれる。

【0034】このデコーダにおける復号動作と並行し て、外部メモリへのアクセス動作が実行される。すなわ ち、図34に示すFIFO領域1232へのピットスト リームの書込、復号処理されるべきビットストリームの FIFO領域1232からの画素データの読出、復号さ れた画像データの参照画像領域1234または表示画像 領域1236 (Bピクチュアは参照画像としては用いら れない)への書込、画像データの表示のための外部メモ リの表示画像領域1236からのデータの読出、および 画素再構成器における予測符号化復号処理に用いられる 予測画像の読出を含む。

【0035】図36においては、1つのマクロブロック

の処理動作を併わせて示す。ここで、以下の説明におい て、「セグメント」は、複数のブロックを含むマクロブ ロックと、このマクロブロックの属性データを含むマク ロブロックヘッダ両者を含み、「マクロブロック」は単 に複数のデータブロックを含むものとする。

11

【0036】ヘッダ解析部においては、セグメントのヘ ッダ部分の解読を行ない、以後に実行されるべき処理の 決定および処理されるべきマクロブロックの属性を決定 する。このマクロブロックのヘッダ部分の解読の後、マ クロブロックの各ブロックの輝度信号(Y信号)の復号 10 は、レイヤの始まりを示すスタートコードが配置され 化および色差信号CbおよびCrの復号化が行なわれ る。このときまた並列に、マクロブロックヘッダ部分の 解読により与えられた動きベクトルから動きベクトルを 再構成する演算が行なわれる(Bピクチュアの場合複数 の動きベクトルが用いられる)。このデコーダの復号動 作の一例は、たとえばISSCC94、ダイジェスト・ オブ・テクニカル・ペーパーズの第72頁ないし第73 頁の「シングル・チップMPEG2ビデオ・デコーダL SI」の図2においてデムラ等により示されている。し\*

\*たがって、この処理の場合、ヘッダ解析に要する時間 が、このヘッダ部の長さにおいて異なるため、MB同期 信号の期間すなわち1処理区間の時間長さは各処理区間 ごとに異なる。

#### [0037]

【発明が解決しようとする課題】画像伸張装置におい て、ビットストリームはセグメント単位で処理される。 ブロックレイヤを除く各レイヤの先頭には、図30に示 すように、ヘッダが付される。このヘッダの先頭部に る。このスタートコードは、図37に示すように、バイ ト単位で配置される32ビット幅を有する。

【0038】図37において、スタートコード1300 は、スタートコードであることを示す所定のパターンを 有する3バイトのプリフィクス1310と、各レイヤに 固有のパターンを有する1バイトのレイヤスタートコー ド1320を含む。たとえば、MPEG2のピクチュア レイヤの始まりを示すスタートコードの場合、パターン

0000

を有し、またシーケンスレイヤの始まりを示すスタート※ ※コードは、パターン

る。

0011

を有する。上述のスタートコードにおいて上位24ビッ ト (3バイト) がプリフィクスであり、下位1バイトが レイヤスタートコードである。

【0039】MPEG2規格においては、マクロブロッ クレイヤより上位のレイヤでは、スタートコードに続い てヘッダ情報が配置される。マクロブロックレイヤには スタートコードは配置されない。これらのヘッダ情報は 固定長データであるが、その詳細説明は省略する。マク ロブロックレイヤのヘッダ (マクロブロックヘッダ) は、可変長符号化された情報を含む。

【0040】図38は、マクロブロックヘッダの構成の 一例を示す図である。図38において、マクロブロック ヘッダ1350は、マクロブロックの画面上の位置を示 す情報 (マクロブロックアドレス) およびスキップされ るべきマクロブロックの数(マクロブロックアドレスイ ンクリメント) を格納するマクロブロックアドレス領域 40 1352と、マクロブロックの処理方法を示すマクロブ ロックタイプを格納する領域1354と、マクロブロッ クの動きベクトルを格納する領域1356と、Iピクチ ュア以外のマクロブロックの各ブロックがDCT係数デ ータを含むか否かを示すCBP (Coded Block Pattern ) を格納するCBP領域1358を含む。

【0041】マクロブロックアドレスインクリメントに よりスキップされるマクロブロックは、たとえばPビク チュアについては、動き補償をされないマクロブロック において、DCT係数の符号(コード)を持たないタイ 50

プのマクロブロックである。領域1354に格納される マクロブロックタイプは、このマクロブロックが、フレ ーム内/フィールド内予測符号化されているか否か、動 き補償されているか否かなどの情報を含む。

【0042】動きベクトル領域1356には、動き補償 予測される場合の動きベクトルが格納される。Iピクチ ュアの場合には、動きベクトル領域1356には、動き ベクトルが格納されない。またPピクチュアでは、その 予測方式(フレーム予測符号化の場合の奇数フィールド (トップフィールド) および偶数フィールド (ボトムフ ィールド)予測符号方式に従った動きベクトルを用いる ことができる。同様にBピクチュアについてもその予測 方式に従って用いられる動きベクトルの数は異なる。し たがって、この動きベクトル格納領域1356のビット 幅はセグメントごとに異なる。CBP領域1358は、 各ブロックがDCT係数データを含むか否かを示し、し たがって、このCBP領域1358に格納された情報が DCT係数データを含まないことを示すブロックはその データ伝送においては存在しないことになる。

【0043】このマクロブロックヘッダの各領域135 2、134、1356および1358に含まれる情報 は、すべて可変長符号語(可変長シンボル)で表現され る。したがって、マクロブロックヘッダ1350の情報 をすべて解析するのに要する時間は、マクロブロックの 属性(処理方法、動きベクトルの数等)に応じて異な

クロブロックの各ブロックのデータの可変長復号化が終了すると、次のMB同期信号MBSYNCのアサートに従ってマクロブロックMB#Bの可変長復号語のデータがパイプラインステージに投入される。

14

【0044】マクロプロックヘッダ1350の各情報を 解析することにより、このマクロブロックヘッダ135 0に続くマクロブロックに対してどのような処理を行な うかを決定することができる。従来は、図36に示すよ うに、MB同期信号 (MBSYNC) に同期してマクロ ブロックヘッダ1350の情報の解析を開始し、このマ クロブロックヘッダ1350の情報をすべて解析した後 に初めてマクロブロックデータの復号化処理を行なって いる。すなわち、MB同期信号 (MBSYNC) がアサ ートされてからマクロブロックヘッダ1350の情報が すべて解析されるまで、図33に示す、可変長符号復号 化器1212の符号復号部、逆量子化器1214、スキ ャン変換器1216、逆離散コサイン変換器1218お よび画素再構成器1220は、動作停止状態とされ、マ クロブロックヘッダ情報がすべて解析されたとき初めて これらの演算処理器が動作状態とされる。ここで、図3 9において、マクロブロックMB#A、MB#B、MB #Cそれぞれのヘッダ解析が時刻Ta、TbおよびTc において完了し、次いでブロックデータの復号が行なわ れる状態が一例として示される。

【0051】次に与えられるセグメントMB#Cのヘッ ダの解析が短時間で終了し、応じてマクロブロックの各 ブロックのデータの可変長復号処理も速く終了した場 合、このマクロブロックMB#Cの可変長復号処理終了 に従って次のMB同期信号MBSYNCがアサートされ る。このとき、パイプラインの逆量子化ステージにおい てマクロブロックMB#Bの各ブロックのデータの処理 が終了していない場合には、マクロブロックMB#Bの 各ブロックのデータの処理中に次のマクロブロックMB #Cのブロックデータが投入され、マクロブロックMB #Bの各ブロックのデータとマクロブロックMB#Cの ブロックのデータが混在して処理が行なわれることにな り、正確なデータ処理を行なうことができず、データ処 理(伸張処理)に破綻が生じる。したがって、大きなパ イプラインを導入することができず、パイプライン化に よる処理演算器の使用効率改善にも限度がある。

【0045】したがって、図39においてたとえばマクロブロックMB#Cのようにヘッダ解析に長時間を要する場合、可変長符号復号化部以降の演算処理器の動作停止時間が長くなり、応じて演算処理器の使用効率が低下し、高速で画像データの復号処理を行なうことができなくなるという問題が生じる。

【0052】動画像データ、特に、HDTV(高解像度テレビジョン)などの画面サイズの大きな画像のデータを処理する画像伸張装置においては、大量のデータを高速で処理する必要があり(フレームまたはフィールドの周波数すなわちこのピクチュア同期信号の周期は、伸張処理後の画像データの表示速度で決定される)、またその伸張処理過程での処理演算器(たとえば逆DCT変換器)での演算量も極めて大きい。したがって、処理演算器の使用効率の低下を補償して高速データ処理を実現するためには、各処理演算器の動作速度を速くする(処理動作速度を決定するクロック信号の周波数を高くする)必要が生じ、処理演算器の構成要素のオンおよびオフならびに信号線の充放電の単位時間あたりの回数が増大し、応じて消費電流が増大するという問題が生じる。

【0046】このような処理演算器の使用効率の低下を 防止するために、演算処理をパイプライン化することが 考えられる。

【0053】また、別の方法として、複数の処理演算器を並列に設け、これら複数の処理演算器を同時に並列に動作させることにより使用効率の低下を補償することも考えられる。この場合、素子数が増大し、装置規模が増大するという問題が生じる。

【0047】図40は、一例として逆量子化器から画素 再構成器までの各処理演算器の各段をパイプライン化し た構成を概略的に示す図である。この図40に示す構成 においては、MB同期信号MBSYNCのアサートごと に、ヘッダ解析および可変長復号されたデータがパイプ ラインへ投入される。パイプラインステージにおける逆 量子化ステージ、スキャン変換ステージ、逆DCTステ ージおよび画素復号ステージは、それぞれ与えられたデ ータをパイプライン態様で処理する。

【0054】画像伸張処理過程において、たとえば外部制御装置からの割込処理が生じた場合、その割込完了後画像伸張装置を初期化する必要が生じる。このとき、割込された処理から再び処理を再開すると、画像(ピクチュア)の途中から表示が行なわれることになり、以後の画像(ピクチュア)の処理と表示装置の表示との同期が取れなくなる場合が生じる。すなわち、初期化後すぐに最初の画像表示をピクチュア同期信号(たとえば垂直同期信号)と同期して実行すれば、以後、同期のずれた画像が表示される(画像(ピクチュア)の境界が画面上に

【0048】セグメント(マクロブロックヘッダおよびマクロブロック)MB#Aのヘッダ解析および可変長復 40号処理が終了し、次のMB同期信号MBSYNCがアサートされると、このマクロブロックMB#Aの各ブロックデータがパイプラインへ投入されて順次処理される。

【0049】次のセグメントMB#Bのヘッダ解析に長時間を要した場合、マクロブロックMB#Aの各プロックのデータの処理が終了しても、まだこのマクロブロックMB#Bのブロックのデータはパイプラインへ投入されないため、パイプラインステージに空きが生じ、パイプライン利用効率が低下する。

【0050】セグメントMB#Bのヘッダ解析およびマ 50 表示される)。MPEG規格では、シーケンスレイヤに

発生する手段を含む。

おいて、GOP (グループ・オブ・ピクチュアズ) の先頭にシーケンスヘッダを配置し、任意のGOPから再生可能としている。しかしながら、このような画像伸張処理過程のリセット時(初期化時)に実行すべき処理については何ら述べていない。また、先行技術もこのような画像伸張処理の初期化の動作については述べていない。

【0055】それゆえ、この発明の目的は、効率的に画像データの伸張処理を実行することのできる画像伸張装置を提供することである。

【0056】この発明の他の目的は、効率的に動作するパイプラインステージを備える画像伸張装置を提供することである。

【0057】この発明のさらに他の目的は、処理演算器の使用効率の優れた画像伸張装置を提供することである。

【0058】この発明のさらに他の目的は、リセット時 (初期化時および再同期化時) に確実に処理効率を低下 させることなくピクチュアの最初のマクロブロックから 処理を実行することのできる画像伸張装置を提供することである。

#### [0059]

【課題を解決するための手段】請求項1に係る画像伸張装置は、入来するビットストリームを受け、セグメントのヘッダの情報を解析するヘッダ復号手段と、このヘッダ復号手段からのセグメントのヘッダ情報の解析完了を示す信号に応答してデータ処理開始指示信号に応答して起動され、セグメントのヘッダに続くデータブロックに予め定められた処理を実行するデータ処理手段とを備える。ヘッダ復号手段は、データブロックに続いて与えられるヘッダのデータを連続して解析し、これにより1つの処理区間は、データブロックの処理に始まってヘッダの解析で終了する。

【0060】請求項2に係る画像伸張装置においては、 各処理区間の時間期間はヘッダ解析結果に従って変更可 能とされる。

【0061】請求項3に係る画像伸張装置は、請求項1に係る画像伸張装置の構成において、圧縮処理された動画像データが予測符号化処理を受けた画素データからなり、データ処理手段は、データブロックのデータを圧縮処理と逆の伸張処理をしてもとの画素データを復元する手段を含み、この請求項1の制御手段が、データ処理開始指示信号に応答してメモリ装置へのデータ処理手段からの復元された画素データの格納、入来するビームストリームのメモリ装置への書込、メモリ装置からの復元された画素データのうちの表示すべき画素データの読出、およびデータ処理手段における画素データの復元に必要とされる予測画像画素データの読出を順次所定の順序で実行する手段を含む。

【0062】請求項4に係る画像伸張装置は、与えられ 50 夕解析完了指示信号に応答して、所定の条件が満足され

たビットストリームからセグメントのヘッダを検出し、 このヘッダ情報の解析を行なう解析手段を含む。この解 析手段は、ヘッダ情報のすべての解析完了を示す信号を

16

【0063】請求項4に係る画像伸張装置は、さらに、セグメントのヘッダに続くデータブロックのデータを可変長復号処理して固定長符号データを生成する手段を含み、解析手段の解析結果に従ってデータブロックのデータを圧縮前の画素データに復元するデータ処理手段と、

10 解析手段および可変長復号手段のいずれかの処理においてエラーが検出されたとき、そのエラーを示すエラー検出信号を発生するエラー検出手段と、このエラー検出信号に応答して入来するピットストリームから予め定められたパターンを有するスタートコードを検出するコード検出手段と、コード検出手段からのコード検出信号に応答して、解析手段を活性化する活性化手段と、エラー検出手段の活性化時解析手段からの解析完了指示信号に応答して、所定の条件が満足されるまでデータ処理手段の活性化を待ち合せる手段とを備える。

20 【0064】請求項5に係る画像伸張装置は、請求項4 のデータ処理手段が、セグメントの処理区間を処理単位 としてパイプライン的に処理動作する複数段のパイプラ インステージを含む。

【0065】請求項6に係る画像伸張装置は、請求項5のパイプラインステージが、予測画像画素データのメモリからの読込、データブロックの直交変換係数の可変長符号化およびその逆量子化を行なう第1のパイプラインステージと、読込まれた予測画像画素データからの予測画像の作成を行なう第2のパイプラインステージと、逆量子化されたデータの逆直交変換処理および画素データの復元を行なう第3のパイプラインステージと、復元された画素データのメモリへの書込を行なう第4のパイプラインステージとを含む。

【0066】請求項7に係る画像伸張装置は、請求項5記載の画像伸張装置がさらに、エラー検出信号に応答して、このエラーが検出されたセグメントよりもデータ処理手段における処理の順序において前に位置するセグメントのデータブロックに所定のエラー修復処理をパイプラインステージにおいて施す手段を備える。

【0067】請求項8に係る画像伸張装置は、画像伸張処理の初期化を要求するリセット要求信号に応答して、処理起動信号を生成する制御手段と、前記制御手段からの処理起動信号に応答して、予め定められたパターンを有するスタートコードを入来するビットストリームから検出するコード検出手段と、このエラー検出時、コード検出手段のコード検出信号に応答して、入来するビットストリームからセグメントを検出して、そのヘッグの情報を解析し、そのヘッグ情報のすべての解析が完了したことを示す信号を発生するヘッグ解析手段と、このヘック解析を記されている。

17

るまで、このセグメントのデータブロックの処理を行な うデータ処理手段の動作を停止させる手段とを備える。

【0068】請求項9に係る画像伸張装置は、この請求項8の画像伸張装置における所定の条件が、外部から与えられる画像の開始時点を示す同期信号の印加である。

#### [0069]

【作用】請求項1に係る画像伸張装置においては、データブロックの復号に続いてヘッダの解析を行ない、このヘッダの解析がすべて完了した後にデータ処理開始を指示している。1つの処理区間はデータブロックの処理に始まりヘッダの解析で終了する。データ処理開始が指定されるとデータ処理手段は即座に処理を実行する。したがって処理演算器の停止期間が短くなり、処理演算器の使用効率が高くなる。また、処理演算器の待機時間が短くなるため、1処理区間の時間期間を短くすることができ、高速処理を実現することができる。

【0070】請求項2の画像伸張装置においては、処理 区間の時間期間をヘッダの解析結果に従って変更される ために、処理対象となるセグメントの属性に応じて処理 区間の時間期間を変更することができ、最適な処理区間 の時間期間を設定して効率的に処理演算器を動作させる ことができる。

【0071】請求項3に係る画像伸張装置においては、制御手段によりデータブロックのデータの復号処理と並行してメモリへのアクセスが順次実行される。特に、復元データの書込、入来ビットストリームの書込、予測画像画素データの読出、およびビットストリームの読出を順次行なうことにより、データ処理手段によるパイプライン処理に必要とされるデータの破壊を伴なうことなくデータ処理手段へ供給しかつそのデータ処理手段からのデータを格納し、かつ表示に必要なデータを表示制御装置へ与えることができる。

【0072】請求項4に係る画像伸張装置においては、ヘッダ解析過程または可変長復号過程においてエラーが発生したとき、所定のパターンを有するスタートコードを検出、このスタートコードに続くセグメントのヘッダを解析して解析完了後所定の条件が満足されるまで、その解析されたヘッダに続くデータブロックの処理を待ち合せている。エラー発生時においても、所定のセグメントから処理を開始し、この処理開始時においても処理区40間がデータブロックの処理から始まるため、エラー回復後の処理開始時においても演算処理器の使用効率の低下を抑制することができる。また処理区間がデータブロックの復号処理から始まる規則性を維持することができる

【0073】請求項5に係る画像伸張装置においては、セグメントの処理区間を1処理単位としてパイプラインを構成しているため、各パイプラインの処理演算器の使用効率を高くすることができ、高速データ処理を実現することができる。

18

【0074】請求項6に係る画像伸張装置においては、パイプラインステージは処理内容に応じて4段で構成され、処理区間の変動に対しても最小の処理演算器の待ち時間でパイプライン動作が可能であり、高速データ処理を実現することができる。また、ヘッダの解析と並行してデータの復号処理を行なうことができ、高速にデータ処理を行なうことができる。

【0075】請求項7に係る画像伸張装置においては、 エラー発生時にパイプラインステージの遅延を利用する ことにより、エラーが検出されたセグメントより処理順 序で前のセグメントからエラー修復動作を行なうことが でき、より正確なエラー修復動作を実現することができ る。

【0076】請求項8に係る画像伸張装置においては、 リセット要求時に所定のパターンを有するスタートコー ドを検出し、そのスタートコードに続くセグメントのへ ッダを解析して以降の処理を所定の条件成立まで停止す る。リセット要求時においても確実に所望の位置のセグ メントのマクロブロックから処理を開始することができ る。

【0077】請求項9に係る画像伸張装置においては、 画像の開始を示すピクチュア同期信号に同期してデータ 復号処理を開始しており、リセット時において外部から の同期信号と同期して確実にピクチュアの開始からセグ メントのデータブロックのデータの復号処理を行なうこ とができる。

#### [0078]

【実施例】図1は、この発明に従う画像伸張装置におけ る可変長復号部の1処理区間の動作を示す図である。可 変長符号復号部(以下、デコーダ(VLD)と称す)の 1処理区間PS1は、マクロブロックの各ブロックのデ ータの復号を行なう復号期間PS2と、この復号期間P S2に続くヘッダ情報の解析を行なう期間PS3とを含 む。復号期間PS2は、MB同期信号MBSYNCのア サートに応答して開始され、この期間PS2で、量子化 インデクスを元にした可変長シンボル群からなるブロッ クデータの復号が行なわれる。ヘッダ解析期間PS3で は、次の処理区間で復号されるヘッダ部分の情報(シー ケンスヘッダ、ピクチュアヘッダがマクロブロックヘッ ダに加えて含まれる場合もある)がすべて解析される。 解析期間PS3の完了後、すなわち、次のマクロブロッ クヘッダのすべての情報の解析完了後は、所定の条件が 成立するまで次の処理区間PS1の開始すなわち次のマ クロブロックのブロックのデータの復号処理開始が待ち 合せられる。ここで図1においては、解析期間PS3の 完了時点において続いて次のマクロブロックのブロック データの復号が行なわれるように示される。しかしなが らこの解析期間PS3の時間期間は、ヘッダ情報に応じ て変動する。復号ブロックデータ(マクロブロックの各 ブロックのデータ)の復号処理は、固定時間内で終了す

40

19

る。マクロブロックの各ブロックのデータは可変長符号 化されており、符号長は異なる。この可変長符号のデコ ードを、たとえば1シンボル/1クロックサイクルの速 度で行なえば、マクロブロックの各ブロックの画素数は 8画素×8画素であり、1ブロックあたりの最大の数は 64個である。したがってこの復号期間PS2の時間期 間を上述のように設定した場合、固定時間長とすること ができる。1シンボル/1クロックサイクルの割合で可 変長符号を行なう場合において、ランレングスデータを 復号し、この復号されたランレングス情報に従って順次 10 各ブロックのDCT係数が求められる。したがって、こ の場合、ラン・レングス・デコードに要する時間の最大 値は予め定めることができ、このラン・レングス・デコ ードに要する時間を予め一定に設定しておけば、デコー ドされたランレングス情報から1クロックあたり1画素 の割合でブロックのDCT係数データを求める構成とす れば、同様この場合においても、時間期間は固定とされ る。ラン・レングスデコードに要する時間が変動する場 合において、復号期間PS2の時間期間が変動する構成 とされる場合においても、そのブロックデータの復号に 要する時間期間は一定の時間 (最大の復号時間程度) 以 内に抑えることができる。デコーダ (VLD) からは固 定長のDCT係数 (量子化インデクス) が出力される。

【0079】図1に示す処理期間の構成に従えば以下の利点が得られる。MB同期信号MBSYNCに同期してマクロブロックのブロックのデータの復号が行なわれる。したがって、画像伸張装置に含まれる各演算器がヘッダ解析完了後待つことなく動作を開始することができる。したがって、この逆量子化器、可変長復号化器、スキャン変換器、逆離散コサイン変換器および画素再構成器が待合せることなく処理を開始することができ(パイプライン化されているとき特に、)、画像伸張装置の各種演算器の使用効率を改善することができる。

【0080】また復号領域PS2および解析領域PS3の時間期間は、画像伸張装置に含まれる各処理演算器を後に説明するようにパイプライン的に動作させることにより、大幅に短くすることができる。

【0081】図2は、処理区間の構成を具体的に示す図である。図2(A)においては、1処理区間の復号領域PS2は、可変長符号を可変長復号処理して固定長の量子化DCT係数を生成する可変長復号処理(VLD)、この可変長復号されたDCT係数データの逆量子化処理(IQ)、逆量子化されたDCT係数のスキャン順序の変換を行なうスキャン変換処理、スキャン変換された処理の逆離散コサイン変換処理(IDCT)、およびこの逆離散コサイン変換後の画素データから元の画素データを復元する画素復元処理(DPCM)を含む。この図2(A)においては、処理区間における復号領域2の時間期間は、各処理演算に要する時間の合計となる。

【0082】図2(B)はこの復号領域2に含まれる各 50

処理をパイプライン的に実行する場合の構成の一例を示 す図である。可変長復号処理(VLD)が完了すると、 可変長符号復号器においては、ヘッダ情報の解析を行な うことが可能となる。したがって、この図2 (B) に示 すような逆量子化処理 (IQ)、スキャン変換処理 (バ ッファメモリへのアドレス変換を伴なうデータのライト ・リード)、逆離散コサイン変換処理(IDCT)およ び画素復元処理 (DPCM) の処理と並列に、次のセグ メントのヘッダ情報の解析を行なうことができる。した がってパイプライン態様で処理を行なうことにより復号 領域PS2の時間期間の短縮と、このパイプライン化に よるヘッダ情報解析とブロックデータの復号との並列処 理による解析領域PS3の時間期間の短縮を実現するこ とができ、1処理区間の時間期間を大幅に低減すること ができ、高速演算処理(伸張処理)を実行することがで きる。このパイプライン化の構成については後に再度詳 細に説明する。

【0083】この発明に従う画像伸張装置の概略外部構成は図33に示す構成と同じである。可変長復号化器1212および制御回路1226の内部構成が異なる。この構成については後に詳細に説明する。

【0084】図3は、1処理区間における、デコーダ (画像伸張装置)の動作と外部メモリ装置 (DRAM)のポートの動作を示す図である。図3において、画像伸張装置 (デコーダ)において、MB同期信号MBSYN Cのアサートに応答して、セグメントのブロックのデータの復号が開始される。このブロックデータの復号が完了すると、次のセグメントのヘッダ情報の開始が行なわれる。ヘッダ情報の解析が完了するとちょうど1処理単位時間期間が終了しており、次のセグメントのマクロブロックのブロックデータの復号が開始されている。

【0085】一方、DRAMに対しては、まずMB同期 信号MBSYNCのアサートに応答して、先の処理単位 時間期間で復号された画素データの書込が行なわれる。 次いで、外部から与えられるピットストリームが図32 に示すFIFOインタフェース1212を介して予め定 められた時間期間の間に書込まれる。このDRAMポー トへのピットストリームの書込(レートバッファへの書 込)が完了すると、次いで表示用の画像データが読出さ れる。この表示用の画像データ(たとえばマクロブロッ クの画素データ)の読出が完了すると、次いで予測符号 化された画素データの復元に用いられる予測画像データ の読出が行なわれる。この予測画像データの読出におい ては、Bピクチュアの場合には、たとえば、内挿予測の 場合、時間的に前および後の2つのピクチュアの画像デ ータが読出される。したがって、この予測画像データの 読出においては、復号されるブロックデータの符号化モ ードに応じて異なる。

【0086】予測画像データの読出が完了すると、次いで、処理されるべきビットストリームの読出が行なわれ

に対し、所定の順序で復号済みデータの書込、レートバ ッファの書込、表示用の画像データの読出、予測画像デ ータの読出、およびレートバッファの読出を行なうこと により、DRAMのアクセスにおいて、このアクセスの 優先順位を判別する必要がなく、DRAMへのアクセス を調整するためのバスアービタを設ける必要がなく、装 置構成が簡略化される。

22

る (レートバッファの読出)。このレートバッファの読 出においては、読出されるデータの量は予め設定され る。レートバッファの読出を行なう処理単位におけるへ ッダ情報の解析に用いられるビットストリームおよび次 の処理単位において復号処理されるセグメントのブロッ クデータが、後に説明する可変長符号復号化器に含まれ るバッファに準備されることが必要とされる。各処理単 位区間においてレートバッファからピットストリームの 読出を行なうことにより、対応の処理区間におけるヘッ ダ解析に用いられるビットストリームおよび次の処理単 位において用いられるブロックデータの可変長符号復号 化器に含まれるバッファメモリ内への格納(プリフェッ チ)を保証することができる。

【0091】また、1処理区間の最初に復号済みデータ の書込を行なうことにより、後に詳細に説明する画像伸 張装置の演算器のパイプライン構成に対応することがで きる。また、先に復号済みデータの書込を行なうことに より、続いて実行される表示用画像データの読出に必要 とされる画像データをDRAMに準備することができ る。すなわち、Bピクチュアの場合、復号済みデータが すぐに表示される (Bピクチュアは予測画像としては用 いられない)。復号済みデータの書込に続いてレートバ ッファへのピットストリームの書込を行なうことによ り、DRAMの動作モード(書込モード/読出モード) を変更することなく、また外部から与えられるビットス トリームに遅延を生じさせることなくレートバッファへ ビットストリームを書込むことができる。表示用画像デ ータの読出を予測画像データの読出よりも先にすること により、外部に別に設けられた表示制御装置の動作を待 合せる必要がない。すなわち予測画像データの読出で は、このセグメントの処理方法 (予測符号化) に応じて 読出される予測画像の数が異なる。したがって、予測画 像データの読出の完了時点は各画像により異なる。した がって、1処理区間内において終了時点の変動する予測 画像データよりも先に表示用の画像データを読出すこと により、1処理区間内においてほぼ同じタイミングで表 示用画像データを表示制御装置へ与えることができ、表

【0087】このレートバッファの読出の後、DRAM リフレッシュが行なわれ、外部メモリ装置であるDRA Mの記憶するメモリデータのリフレッシュが実行され る。DRAMポートの動作において1処理単位時間内で 以上の動作が順次実行される。この図3に示す動作シー ケンスにおいては、DRAMリフレッシュ動作完了後、 次の処理区間が始まるまで、何らアクセスはされず、D RAMポートは空き状態となる。なお、DRAMリフレ ッシュは、1処理区間において最後に行なわれるように 示される。しかしながら、このDRAMリフレッシュ は、1処理単位の区間において、適当なタイミングで実 行されればよい。

> 【0092】レートバッファからのピットストリームの 読出を処理区間の最後に行なうのは、次の処理区間にお けるブロックデータ復号処理およびヘッダ解析に必要と されるピットストリームを可変長符号復号化器(121 2、図33参照)へ供給することが要求されるだけであ り、1処理区間の最後に実行しても何ら問題は生じな い。予測画像データの読出をレートバッファの読出より も先に実行するのは、画像伸張装置のパイプライン構成 において、確実に予測画像データを画像伸張装置の画素 再構成器に設けられたバッファメモリへ読込み、続いて 次の処理区間の開始に同期して予測画像を生成する演算 処理を確実に実行することができるようにするためであ

示制御装置の使用効率が損なわれることはない。

【0088】図4は、1処理区間における、画像伸張装 置およびDRAMポートの動作の別のシーケンスを示す 図である。図4においては、MB同期信号MBSYNC のアサートに同期して、画像伸張装置 (デコーダ) にお いては、図3に示すシーケンスと同様、ブロックデータ (マクロブロックの各ブロックのデータ)の復号が行な われ、次いで復号完了後、次のセグメントのヘッダ情報 の解析が行なわれる。図4に示すシーケンスにおいて は、ヘッダ情報の解析が完了しても、次のセグメントの ブロックデータの復号の処理の開始は待合せられる。

【0093】またこのMB同期信号MBSYNCに同期 してDRAMポートのアクセスを開始する構成とするこ とにより、予測画像データの読出タイミングを予め予測 することができ、バス制御が容易となる(DRAMへの 【0090】この1処理区間内においてDRAMポート 50 アクセス制御は後にその構成は詳細に説明するが図32

【0089】一方、DRAMポートにおいては、MB同 期信号MBSYNCのアサートに同期して、復号済みデ ータの書込、レートバッファへの書込、表示用画像デー タの読出、予測画像データの読出およびレートバッファ の読出が順次実行される。レートバッファの読出の前 に、DRAMリフレッシュが実行される。このDRAM リフレッシュは、先に述べたように、1処理区間内で任 意のタイミングで実行可能である。レートバッファの読 出が完了することにより、1つの処理区間が完了する。 この1つの処理区間の完了に応答して、次のセグメント のブロックデータの復号開始を示すためにMB同期信号 MBSYNCがアサートされる。ヘッダ情報の解析が行 なわれてから次のブロックデータの復号の開始までの間 の空き時間については後に詳細に説明する。

に示す制御回路1226により行なわれる)。すなわち 先にヘッダ情報を解析することにより、マクロブロック のタイプおよび画面上の位置を知ることができる。DR AMはフレームメモリの構成を備える。したがって先に ヘッダ情報を解析しておくことにより、復号済みデータ の書込および表示用の画像データの読出におけるロウア ドレスの変化などを予め予測することができ、応じてこ れらの復号済みデータの書込および表示用画像データの 読出に要する時間を予測することができ、応じて予測画 像データの読出タイミングを予測することができる。こ 10 れにより、図32に示すメモリインタフェースの制御と 画素再構成器における予測画像データの読込動作との調 整を行なうこともできる。

【0094】図5は、クロックサイクルを単位としてパイプラインを構成する逆量子化器の構成を概略的に示す図である。この逆量子化器1214は、可変長復号された固定長データからなる量子化DCT係数データを入力パスA101を介して受けかつ各プロック(マクロブロックの各プロック)の始まりを示す入力同期信号を信号線A103を介して受け、パイプライン態様で逆量子化20処理を行なって、出力パスA102からDCT係数データを出力しかつ信号線A104を介してその出力データのプロックの始まりを示す出力同期信号を出力する。

【0095】逆量子化器1214においては、固定長符 号に変換された量子化DCT係数それぞれに対し、予め 準備された量子化テーブルを用いて量子化時と逆の演算 (たとえば、量子化テーブルの対応の係数で乗算をす る;量子化のときに量子化テーブルの対応の係数で割算 されているとき) 処理が行なわれる。このとき、乗算処 理がパイプライン的に実行される。一般に、図6に示す ように、VLD、IDCTおよびDPCM処理ステージ に較べて、この逆量子化器1214は、128段余分の パイプラインを備える。したがって、図6に示すよう に、入力同期信号が信号線A103を介して与えられて 順次入力バスA101を介してデータが与えられると、 逆量子化処理を施されたデータは128サイクル経過し た後に出力される。この逆量子化器1214へ与えられ る入力データは、図33に示す可変長符号復号化器12 12から与えられる。この逆量子化器1214からの出 カバスA102へ現われる出力データがすべて出力され 40 るまでに、または、図2(B)に示すように、スキャン 変換器を介して逆DCT器へ与えられるまでに入力デー タは、それより少なくとも128サイクル前に終了す る。したがって、この間ヘッダ解析のために可変長符号 復号化器を利用することができる。したがってこの逆量 子化器以降の処理とヘッダ解析とを並行して実行するこ とができる (図2(B)参照)。

【0096】図7は、画像伸張装置のために他のパイプライン態様を示す図である。図7に示す画像伸張装置においては、MB同期信号MBSYNCに同期して4段の 50

パイプラインによりパイプライン処理が実行される。図7において、第1段目のパイプラインにおいては、予測画像のDRAMからの読出、DCT係数の可変長復号処理(固定長DCT係数データの生成)、および逆量子化処理が行なわれる。このDRAMからの予測画像データの読出においては、先の処理区間において解析されたへッダ情報から動きベクトルが抽出され、この抽出された動きベクトルに従ってDRAMから予測画像データの読出が行なわれる。

【0097】第2段のバイプラインステージは、このD RAMから読出された予測画像データのフィルタ処理が行なわれる。この予測画像のフィルタ処理では、予測精度が分数精度の場合における複数の予測画像の内挿による合成(平均化)が行なわれる。内挿予測のBピクチュアの場合には、時間的に前後する2つのピクチュアの画像データの合成が行なわれる(各時間的距離に従った重みをつけて画像データを合成する)。これにより、予測画像データの生成が行なわれる。

【0098】第3段目のパイプラインステージは、逆離散コサイン変換処理(IDCT)および予測差分符号の復号処理(DPCM復号)が行なわれる。IDCT処理においては、逆量子化処理(IQ)を受けたDCT係数データの逆離散コサイン変換処理が実行される。DPCM復号処理過程においては、IDCT処理により生成された画素データと、予測画像フィルタ処理により生成された予測画像データとの予測差分符号化(両者の加算)が行なわれ、元の画素データが生成される。このマクロブロックがIピクチュアの場合には、IDCT処理されたデータが元の画素データに対応する(DC予測を行なっていない場合)。このDPCM復号処理されて復元された画素データは画像伸張装置に含まれるバッファへ書込まれる。

【0099】4番目のパイプラインは、この復号画像データのDRAMの書込である。すなわちバッファからDRAMの書込が行なわれる。

【0100】この画像伸張装置のヘッダ解析以後の処理をセグメント(マクロブロック)単位でパイプライン化することにより、処理単位の時間期間を大幅に短縮することができる。図7においては、したがってMB同期信号MBSYNCのアサートされる間隔を1処理区間とすると、1つのマクロブロックのブロックデータが復号されるために4処理区間が必要とされる。この各処理区間において、ヘッダ情報の解析が実行される。図7においては、一例としてディジタルNTSC信号(有効画素数720/ライン、480ライン/フレーム)をフレームごとに16×16画素からなるマクロブロック単位で処理する場合の動作シーケンスを示す。第1のマクロブロックMB#1から第1350番目のマクロブロックMB#1から第1350番目のマクロブロックMB#1ならまでの処理が4段のセグメント単位のパイプライン(1処理区間で1セグメント(マクロブロック)

を処理する)により処理されている。

【0101】この画像伸張装置における内部の演算処理 操作をパイプライン化した場合の、DRAMポートへの アクセスも同様、図7において画像伸張装置の内部のパ イプラインステージに対応して示す。

【0102】この図7に示すように、画像伸張装置の各 処理演算器のセグメント単位でのパイプライン化処理に より、画像伸張処理の単位であるセグメントの処理を複 数の処理区間にわたってパイプライン的に実行すること ができ、応じて1セグメントのすべての処理に要する時 間 (1処理単位の時間) を実効的に短くすることができ る。図7に示すように、4段のパイプラインの構成の場 合、1処理単位の約1/4の時間の処理区間で1つのセ グメントが処理される。

【0103】この図7に示す処理区間の時間期間は一定 のクロックサイクル数に固定的に設定されてもよい。し かしながらこのセグメントの属性に応じて処理区間の時 間期間 (クロックサイクル数) を変動させることもでき る。

【0104】図8は、処理区間の時間期間を変更するた めの動作フローを示す図である。以下、図8を参照し て、処理区間のクロックサイクル数を変更するための方 法について説明する。

【0105】また、MB同期信号MBSYNCがアサー トされる (ステップS1)。このMB同期信号MBSY NCのアサートに応答して制御回路1226 (図33参 照)に含まれるタイマが起動される(ステップS2)。

【0106】タイマの起動の後、先の処理区間において 解析されたヘッダ情報に基づいてセット時間を変更する 必要があるか否かの判別が行なわれる(ステップS

3)。これは、マクロブロックの処理方法が複雑な場合 (たとえば分数精度での動き予測付双方向予測符号化処 理が行なわれたBピクチュアなどの場合) 、その処理単 位時間が長くなる。この場合、この解析ヘッダ情報に従 ってセット時間を長くする。ステップS3において、セ ット時間の変更が必要とされた場合には、その解析され たヘッダ情報に従って処理区間の時間を適当な値(長く または短く) 設定する。ステップS3においてセット時 間の変更が必要でないと判別された場合、ステップS4 のセット時間の変更処理はスキップされる。次いで、タ イマのカウント時間がセット時間に到達したか否かの判 別が行なわれる (ステップS5)。セット時間が経過し た場合には、再びステップS1へ戻り、次の処理区間の 始まりを示すMB同期信号MBSYNCがアサートされ る。セット時間が経過するまでステップS5が繰返して 実行される。

【0107】なお、ステップS3およびS4は、ステッ プS1と並行して行なわれてもよい。セット時間の変更 は、タイマをカウンタで構成し、このタイマのカウント 値とレジスタの基準値の一致/不一致を比較する比較器 50 ービットが混入した場合、1つのシンボルのエラーは後

26

の比較結果によりMB同期信号MBSYNCをアサート する構成の場合では、レジスタの格納値が変更されれば よい。また、可変段数のカウンタを用い、このセット時 間変更時にはカウンタの段数を変更する構成とすれば、 カウンタのカウントアップ信号をMB同期信号MBSY NCとして利用する構成を用いることもできる。

【0108】処理区間の時間期間が一定の場合には、ス テップS3およびS4が省略される。

【0109】図9は、処理区間の時間期間を設定する他 10 の手法を示す図である。この図9に示す制御動作も、図 32に示す制御回路1226において実行される。この 制御回路1226の構成については後に詳細に説明す る。

【0110】処理区間が始まり、MB同期信号MBSY NCがアサートされる (ステップS10)。次いで、ス テップS12、S14およびS16が並列態様で実行さ れる。ステップS12においては、レートバッファから の可変長符号復号化器へのビットストリームの読込が完 了したか否かの判別が行なわれる。 ステップS14にお いては、MB同期信号MBSYNCから所定のセット時 間が経過したか否かの判別が行なわれる。ステップS1 6においては、ヘッダ情報の解析がすべて完了したか否 かの判別が行なわれる。このヘッダ情報の解析がすべて 完了したか否かを示す信号は、後に詳細に説明するが、 可変長符号復号化器から出力される。ステップS18に おいて、これらの判断結果がモニタされ、ステップS1 2、S14およびS16における判別結果がすべて肯定 的 (YES) の場合には、ステップS18からステップ S10へ戻り、次の処理区間の開始を指定するMB同期 信号MBSYNCがアサートされる。この図9に示す処 理動作を実行することにより、確実に必要な処理が完了 した後に次の処理区間が開始させることができる。デー タ処理の途中(たとえばレートバッファからのデータ読 出動作中またはヘッダ解析動作中) に次の処理区間が始 まるのを防止することができる。したがって、固定的に 処理区間の時間サイクルを設定する構成に比べて、確実 に、すべての必要な処理が完了した後に(すべて必要な データが与えられた後に)、可変長復号動作から画素復 元処理までの一連の処理がパイプライン態様で開始され る。この図9において、ステップS14におけるセット 時間は復号対象となるセグメントの属性に応じて変更可 能とされてもよい(図8参照)。

【0111】以上のように、画像伸張装置の各処理演算 器をセグメント単位でパイプライン化することにより、 セグメントの処理区間を大幅に短縮することができる。 【0112】エラー処理動作:画像伸張装置に入力され るビットストリームのデータは、エラービットを含んで

いる可能性がある。可変長符号化処理されたビットスト リームではシンボルの長さが異なる。したがって、エラ

続のシンボルにも影響を及ぼすことになり、正確な可変 長復号処理を行なうことができなくなる。画像伸張装置 は、この混入したエラービットにより正常な復号動作を 行なう定常状態から正確な復号処理を行なうことのでき ない非定常状態へ遷移する。画像伸張装置には、このよ うな非定常状態から定常状態への復帰および非定常状態 における復号画像の画質劣化を最小限を抑制する処理を 行なうことが要求される。ここで、エラー検出から正常 状態への復帰までに行なわれる処理をエラー処理と称 す。この非定常状態において処理されたセグメントに行 10 なわれる表示画面上でのエラーの影響を小さくする処理 は、「エラーコンシールメント処理」と呼ばれる。以 下、このエラー処理動作およびエラーコンシールメント 処理について説明する。

27

【0113】図10は、エラー検出時の画像伸張装置の 動作を概略的に示すフロー図である。以下、図10を参 照してエラー検出時の画像伸張装置の動作について説明 する。

【0114】まず、ステップS20においてエラーが検 出される。このエラー検出においては、たとえば、可変 20 長符号復号化器において、スタートコードを含むヘッダ 解析時において、必要とされるシンボルが見出されない 場合および、量子化インデクスの可変長復号処理におい て対応のシンボルが見出されない場合にエラーが生じた と判定されてエラー検出信号が生成される。

【0115】エラーが検出されると、特定のパターンを 有するスタートコードの探索が行なわれる(ステップS 21)。このスタートコードには、MPEG規格におい ては、レイヤーの始まりを示すために、スライススター トコード、ピクチュアスタートコード、GOPスタート コード、およびシーケンススタートコード、およびシー ケンスエラーコードなどがある。

【0116】この探索過程により、スタートコードが検 出されると、検出したスタートコードが、正常復帰に有 効であるか否かの判別が行なわれる(ステップS2 2)。たとえばスタートコードの1つであるシーケンス エラーコードが検出されても、これは正常復帰(定常状 態への復帰) には有効ではない。したがってまた別のス タートコードの探索が継続される。

【0117】正常復帰に有効なスタートコードが検出さ れると、そのスタートコードに続くヘッダの解析が行な われる (ステップS23)。このヘッダの解析では、ス タートコード後の最初のセグメントに含まれるヘッダ情 報の解析までが実行される。このヘッダ解析により、正 常状態 (定常状態) へ復帰すべきセグメントが識別され る。すなわち、図11に示すように、スタートコードに 続くヘッダ(セグメントのマクロブロックの前のマクロ ブロックヘッダまでのすべてのヘッダを含む)1400 には、エラー発生時に正常状態に復帰すべきセグメント (マクロブロック)の画面上の位置を示す再同期セグメ 50

ントアドレス情報1402が格納されている。たとえば MPEG規格では、この再同期セグメントアドレス情報 1402は、スライスヘッダに含まれるスライス・バー チカル・ポジションとマクロブロックアドレスインクリ メントに対応する。このヘッダ1400を解析すること により再同期セグメントアドレスが同定され、非定常状 態から定常状態へ復帰すべきセグメントを同定すること ができる。

【0118】たとえば、MPEG規格において、有効ス タートコードが、シーケンススタートコード、GOPス タートコードおよびピクチュアスタートコードの場合、 定常状態に復帰すべきセグメントは、ピクチュアの最初 のセグメントである。

【0119】検出されたスタートコードがスライススタ ートコードの場合、スライスレイヤーはエラーの伝搬を 防止するために設けられているため、このスライスレイ ヤーの先頭のセグメントから定常状態に復帰することが できる。スライスレイヤーのヘッダには先に述べたよう に、画面上の位置を示す情報が含まれており、この画面 上の位置を示す情報が再同期アドレスとして利用され る。

【0120】ヘッダ情報を解析した後、このヘッダに続 くマクロブロックのデータの可変長復号処理は所定の条 件が成立するまで待合せられる。

【0121】すなわち、次にこの画像伸張装置において 処理すべきセグメントが、ステップS23において行な われたヘッダ解析で得られたマクロブロックアドレスと 一致するかどうかの判別が行なわれる (ステップS2 4)。

【0122】スタートコード探索時、画像伸張装置へ与 えられるビットストリームはスタートコード探索に用い られ、ビットストリームに含まれるマクロブロックデー 夕の復号処理は行なわれない。一方において、画像伸張 装置からは、各処理区間ごとに後に詳細に説明するエラ ーコンシールメント処理が施された画像データが出力さ れる。たとえば、制御装置において、各処理区間を規定 するMB同期信号MBSYNCをカウントすることによ り、各処理区間で処理されるセグメントのアドレス(画 面上の位置)を知ることができる。したがって、制御装 置において次の処理区間で処理すべきセグメントが、へ 40 ッダ解析で得られたマクロブロックアドレスと一致する か否かを識別することができる。次に処理すべきセグメ ントのマクロブロックアドレスがヘッダ解析で得られた マクロブロックアドレスと一致する場合には、制御装置 の制御のもとに次の処理区間から正常動作に復帰する (ステップS25)。

【0123】非定常状態から定常状態への復帰時におい ても、ヘッダ情報が先に解析されており、MB同期信号 MBSYNCに従ってブロックデータの復号処理が開始 されるため、この非定常状態から定常状態への復帰時に

おいても、画像伸張装置の各処理演算器の使用効率の低 下は何らもたらさない。

【0124】エラー発生時、各処理区間における予測画像データの読出を停止し、この期間をレートバッファからのデータ読出に利用するように構成されてもよい。エラー発生時においては、後に詳細に説明するように、マクロブロックの画素データは関連の同一画像(ピクチュア)内のマクロブロックの画素データの平均値データで置換することが可能なためである。これにより、高速で必要なスタートコードの探索を行なうことができる。

【0125】図12は、画像伸張装置におけるエラー検出からエラー復帰の処理動作に関連する部分の構成を概略的に示す図である。図12においては、可変長符号復号化器1212および制御装置1226のみが示される。可変長符号復号化器および制御装置は、先の図32に示す可変長符号復号化器および制御装置と同じ参照番号が用いられる。これは画像復号処理の機能が同じであることを示すためであり、その構成は上で説明したように従来の装置と異なっている。

【0126】制御装置1226は、画像復号処理を起動する起動信号 ØACTおよびMB同期信号MBSYNCを可変長符号復号化器1212へ与える。可変長符号復号化器1212は、エラー検出信号 ØER、有効スタートコード(正常動作復帰に有効なスタートコード)検出指示信号 ØSDおよびセグメントのヘッダの情報をすべて解析したことを示す処理単位復号完了指示信号を ØCPLを出力して制御装置1226へ与える。次にこの図12に示す構成の動作について、その動作シーケンス図である図13を参照して簡単に説明する。

【0127】制御装置1226は、MB同期信号MBS YNCをアサートして可変長符号復号化器1212へ与 える。可変長符号復号化器1212では、このMB同期 信号MBSYNCのアサートに同期して、ブロックデー タの復号を行ない、固定長のDCT係数データを出力す る。このブロックデータの復号完了後、続いて次のセグ メントのヘッダの情報を解析する。ヘッダ情報の解析が すべて完了すると、可変長符号復号化器1212は、処 置1226へ与える。制御装置1226は、この処理単 位復号完了指示信号 Φ C P L がアサートされると、所定 40 の条件が満足された後に再びMB同期信号MBSYNC をアサートして可変長符号復号化器1212へ与える。 これに応答して、ブロックデータの復号処理が実行され る。この復号処理過程においてエラーが検出されたと き、可変長符号復号化器1212は、エラー検出指示信 Rのアサートに応答して、制御装置1226はエラー状 態に入る。このエラー状態においては、後に説明するエ ラーコンシールメント処理などが実行される。一方、可

30

の探索が行なわれる。有効スタートコードが検出される と、可変長符号復号化器1212はスタートコード検出 指示信号 めSDをアサートする。可変長符号復号化器1 212は、このスタートコードが検出されると、スター トコードに続いて、セグメントのヘッダ部の情報を解析 し、解析が終了した時点で処理単位復号完了指示信号
Ø CPLをアサートして制御装置1226へ与える。制御 装置1226は、この解析されたヘッダ情報およびスタ 10 ートコード情報に従って、次の処理区間で実行されるべ きセグメントがヘッダ情報が解析されたセグメントであ るか否かを判定し、このセグメントが次の処理区間で実 行されるべきときには、この処理単位復号完了指示信号 Cをアサートする。したがってこの図13に示すシーケ ンスにおいては、エラーが発生した処理区間の次の処理 区間からは定常状態(正常状態)に復帰する。

【0128】図14は、エラー検出時の画像伸張装置の別の動作シーケンスを示す図である。図14において、エラー検出時にエラー検出指示信号 ØERがアサートされてから処理単位復号完了指示信号 ØCPLがアサートされるまで、図13に示す動作シーケンスと同じ動作シーケンスが実行される。

【0129】制御装置1226は、処理単位復号完了指 らこの解析されたヘッダのセグメントが処理されるべき 時期を判定する (マクロブロックアドレスの検出)。次 の処理区間でこの解析されたセグメントが実行されるべ きではないとき、制御装置1226は、処理単位復号完 了指示信号 Ø C P L のアサートと先のM B 同期信号M B SYNCからの所定の時間 (図9参照) の経過とDRA Mポートの空とを条件として、MB同期信号MBSYN Cをアサートする。エラー時には、この解析されたセグ メントのブロックデータの処理は待機状態とされる。解 析されて待機中のセグメントの処理区間が到達するま で、所定時間が経過するごとにDRAMポートの空きを 条件としてMB同期信号MBSYNCがアサートされ る。エラー状態においてDRAMポートの空きを条件と するのは、画像伸張装置からの復号済みのデータをDR AMポートへ書込む必要があるためである。このエラー サート状態を維持していてもよい。すなわち、処理単位 データが処理されるべきときには、MB同期信号MBS YNCのアサートによりリセットされるように構成され ていてもよい。

Rのアサートに応答して、制御装置1226はエラー状 【0130】待機中のセグメントが処理されるべき処理態に入る。このエラー状態においては、後に説明するエ 区間に到達すると、MB同期信号MBSYNCのアサートに従って画像伸張装置は正常状態に移行し、この待機変長符号復号化器1212においては、このエラー検出 50 中のセグメントのブロックデータの復号を行なう。

【0131】なお、エラー状態においてヘッダ解析時に 得られた再同期セグメントアドレスから実際に復号処理 される処理区間を検出して正常状態に復帰する場合に は、以下の方法を用いることができる。ピクチュアの始 まりを示すピクチュア同期信号(たとえば垂直同期信号 VSYNC) に同期してリセットされるカウンタを用い てMB同期信号MBSYNCをカウントし、そのカウン ト値に従って各処理区間のマクロブロックアドレス(画 面上の位置)をモニタする。このモニタされたマクロブ ロックアドレスの次のアドレスが再同期アドレスに等し くなれば、待機中のセグメントのブロックデータは次の 処理区間で処理されるべきである。MB同期信号MBS YNCのアサート前にヘッダ情報がすべて解析されてい るため、この判定処理は、実際に処理が実行されるべき 処理区間の前の処理区間において確実に行なうことがで

【0132】このようなエラー発生時においても、ヘッ ダ情報をすべて解析した後、それ以降の処理を待機状態 とし、処理すべきときにMB同期信号MBSYNCに同 期してその待機中のブロックデータの処理を実行するこ とにより、エラー状態から正常状態への復帰時において も、処理されるべきブロックデータが即座にMB同期信 号MBSYNCに同期して可変長符号複合化器1212 に与えられるため、高速で処理を実行することができ る。なお、図14に示す動作シーケンスにおいてはエラ 一状態の期間、ブロックデータは画像伸張装置へ新たに 供給されない。この区間は、後に詳細に説明するエラー コンシールメント処理が実行される。

きる。

【0133】図15は、図12に示す可変長符号復号化 器1212の内部構成を具体的に示す図である。図15 において、可変長符号復号化器1212は、図示しない バッファメモリを介してレートバッファから読出された ビットストリームを受け、可変長シンボルの先頭ビット からビットストリームデータを供給するビットストリー ム供給器1と、このビットストリーム供給器1からのデ ータを受けてスタートコードを検出するスタートコード 検出部2と、ビットストリーム供給器1からのビットス トリームデータを受けてヘッダ情報の解析を行なうヘッ ダ解析部3と、ビットストリーム供給器1からのビット ストリームデータに含まれるブロックデータを復号し て、固定長の量子化DCT係数データを生成するブロッ クデータ復号器 4 と、スタートコード検出部 2 と、ヘッ ダ解析部3と、ブロックデータ復号器4からのエラー検 出信号に応答して、エラーが発生したことを検出するエ ラー検出部4と、この可変長符号復号化器の動作を制御 する制御部6を含む。

【0134】制御部6は、起動要求信号 ØACT (この 信号については後にリセット時の動作に関連して説明す る) とMB同期信号MBSYNCを受け、かつエラー検 出指示信号 Ø E R、処理単位復号完了指示信号 Ø C P L 50 この制御部6は、スタートコード検出部2からの検出さ れたスタートコードを受け、このスタートコードが定常 状態復帰に有効であるときにスタートコード検出指示信 号を Ø S D を アサート する。 制御部 6 は、 またヘッダ解 析部3からのヘッダ情報解析完了指示信号(ヘッダの終 了ピット検出により検出される)を受けて、処理単位復

32

号完了指示信号 Φ C P L を アサートする。制御部 6 は、 エラー検出部5からのエラー検出信号に応答してこのエ ラー検出指示信号 ØERをアサートする。

【0135】制御部6は、またスタートコード検出部2 からのスタートコード、ヘッダ解析部3からの解析され た可変長符号後のビット長を示す情報、ブロックデータ 復号器4からの復号された可変長符号後のビット長情報 を受け、ビットストリーム供給器1に対し、処理された (検出、解析または復号) 可変長符号を排除し、次の可 変長符号後の先頭ピットを検出してヘッダ解析部3また はブロックデータ復号器4へ与える。ビットストリーム 供給器1は、制御部6の下に、常に可変長符号後の最上 位ピットから順次データピットを出力する。スタートコ ード検出部2は、常時、このピットストリーム供給器1 からのビットデータをモニタし、スタートコードが含ま れているか否かの検出動作を行なう。ヘッダ解析部3 は、制御部6の制御の下に(この制御経路を示さず)、 ブロックデータ復号器4の復号動作完了後続いてビット ストリーム供給器1から与えられる可変長符号語(ヘッ ダ情報)の解析を行なう。ブロックデータ復号器4は、 制御部6の制御の下に、MB同期信号MBSYNCに同 期して活性化され、ビットストリーム供給器1から与え 30 られた可変長符号を復号する。

【0136】ヘッダ解析部3からは動きベクトル、マク ロブロックの処理方法 (予測方法) などの情報が抽出さ れ、またエラー発生時における復帰(再同期)セグメン トアドレス情報が抽出されて制御装置へ与えられる。ブ ロックデータ復号器4からは固定長の量子化インデクス が出力されて次段の逆量子化器へ与えられる。

【0137】なお、ヘッダ解析部3は、常時、可変長符 号を解析するように説明している。しかしながら、シー ケンスヘッダ、GOPヘッダおよびピクチュアヘッダな 40 どは固定長データであり、これらは固定長復号が行なわ れる。ヘッダ解析部3において固定長符号の解析が行な われるか可変長符号の解析が行なわれるかは、スタート コード検出部2において検出されたスタートコードに従 って制御部6で決定さる。制御部6は、その検出された スタートコードに従ってヘッダ解析部3に対しいずれの 解析動作を行なうかを指令する。また、これに代えて、 ヘッダ解析部3がシンタクスに従って自身でいずれの動 作を行なうかを判断する構成が用いられてもよい。な お、またスタートコード検出部2は、常時スタートコー ドを探索するように説明している。しかしながら、スタ

ートコード検出部2は、ヘッダ解析部3およびブロック データ復号器4の動作時にはその検出動作が停止される ように構成されてもよい。

【0138】図16は、図12に示す制御装置の内部構成を具体的に示す図である。図16において、制御装置1226は、リセット要求指示信号 ØRRQに応答して可変長符号復号化器に対する起動指示信号 ØACTを出力する初期化制御回路14と、可変長符号復号化器からのエラー検出指示信号およびスタートコード検出指示信号およびスタートコード検出指示信号に従ってこの可変長符号復号化器の処理の進行状態モニタする状態モニタ15と、初期化制御回路14からの起動指示信号 ØACTと状態モニタ15の出力信号とピクチュアの始まりを示すピクチュア同期信号PSYNCと可変長符号復号化器から与えられる処理単位復号完了指示信号 ØCPLとへッダ情報(ブロック特定情報)とを受け、MB同期信号MBSYNCを演算器の各パイプラインステージへ与える演算駆動回路11を含む。

【0139】初期化制御回路14は、画像データの復号動作のリセットを要求するリセット要求信号 ØRRQがアサートされると、起動指示信号 ØACTをアサートして可変長符号復号化器へ与える。このリセット要求信号 ØRRQは、画像データの復号処理開始指示信号であってもよく、また外部制御装置の割込に起因するリセット要求指示信号であってもよい。また、このリセット要求信号 ØRRQは、エラー状態が所定時間継続して発生するかまたは所定時間内にエラー検出指示信号が連続して所定回数アサートされるときに発生されてもよい。

【0140】状態モニタ15は、エラー検出指示信号 Φ E Rのアサート時に、可変長符号復号化器の符号復号過程においてエラーが発生したことを演算駆動回路11へ知らせ、またスタートコード検出指示信号 Φ S Dのアサート時には、可変長符号復号化器が正常状態復帰の準備段階へ入ったことを演算駆動回路11へ知らせる。

【0141】演算駆動回路11は、MB同期信号MBSYNCのアサート時、タイマ16を起動する。タイマ16は、そのカウント動作を行ない、セットされた時間に到達するとタイムアウト信号を演算駆動回路11か、可変長符号復号化器から与えられるブロック属性情報(ヘッダ情報)に従ってそのセット時間を変更するように構成されてもよい(図8参照)。正常状態時には、演算駆動回路11は、処理単位復号完了指示信号 Φ C P L がアサートされ、かつタイマ16からのタイムアウト信号がアサートされ、またバスアクセスコントローラ12からのDRAMポートが空き状態(レートバッファからの読出が完了)を示す信号を受けるとMB同期信号MBSYNCをアサートする。

【0142】エラー発生時においては、演算駆動回路1 1は状態モニタ15の出力する信号に従って以下の動作 を行なう。演算駆動回路11は、ピクチュア同期信号P 34

SYNCに応答してリセットされ、MB同期信号MBS YNCのアサートごとにカウントアップするカウンタを 含む (このカウンタは図示せず)。このカウンタのカウ ント値は、可変長符号復号化器で処理されるセグメント の画面上の位置 (マクロブロックアドレス) を示す。エ ラー発生時、スタートコード検出指示信号 Ø S D に従っ て状態モニタ15から正常復帰に有効なスタートコード が検出されたことを知らされると、演算駆動回路11 えられるブロック属性情報から再同期アドレスを抽出す る。この再同期アドレスとカウンタのカウント値とを比 較し、次の処理区間から正常状態に復帰することができ るか否かを判定する。次の処理区間から正常状態に復帰 できる場合には、演算駆動回路11は、このスタートコ ード検出指示信号

ØSDに続いて与えられる処理単位復 号完了指示信号 Ø C P L のアサートとタイマ16のタイ ムアウト指示とバスアクセスコントローラ12からのレ ートバッファ読出完了指示信号とに応答してMB同期信 号MBSYNCをアサートする。このMB同期信号MB SYNCに応答して、可変長符号復号化器の可変長復号 器(図15のブロックデータ復号器)以下の各処理演算 器が動作する。

【0143】次の処理区間がまだ正常状態に復帰すべき 処理区間ではないとき、演算駆動回路11は、タイマ16の出力するタイムアウト信号とバスアクセスコントローラ12のDRAMポート空きを示す信号とに従ってMB同期信号MBSYNCを出力する。このエラー状態 (次の処理区間が正常状態に復帰すべき処理区間ではな

(次の処理区間が正常状態に復帰すべき処理区間ではない状態)において、MB同期信号MBSYNCは、可変長符号復号化器を除く各処理演算器のパイプラインステージへ与えられてもよい。またこれに代えて、MB同期信号MBSYNCは可変長復号器(ブロックデータ復号器)を含むパイプラインステージの各処理演算器へ与えられ、このとき合わせて演算駆動回路11から正常復帰禁止信号をアサートして可変長符号復号化器へ与えることにより、可変長符号復号化器による可変長復号動作を禁止する構成が用いられてもよい。エラー状態においても、画像伸張装置からは画像データが出力される(後に説明するエラーコンシールメント処理が施される)。

【0144】待機中のセグメントが次の処理区間で実行されるべきときには、先に説明した状態と同様タイマ16の出力するタイムアウト信号とバスアクセスコントローラ12の出力するDRAMポートの空きを示す信号とに従って演算駆動回路11がMB同期信号MBSYNCをアサートする。これにより演算駆動回路11は正常状態に復帰し、カウンタのカウント値と再同期セグメントアドレスとの比較動作を停止する。この正常状態になると、演算駆動回路11からのMB同期信号MBSYNCに従って可変長符号復号化器に含まれる可変長復号器

(ブロックデータ復号器)以下の処理演算器が動作し、

それぞれ所定の正常な処理を実行する。

【0145】バスアクセスコントローラ12は、演算駆 動回路11の制御の下に、DRAMポートへのアクセス 動作を制御する。すなわち、図32に示すFIFOイン タフェース1210およびメモリインタフェース122 4のポート制御を順次所定の順序で実行する。 すなわち バスアクセスコントローラ12は、演算駆動回路11か らのMB同期信号MBSYNCに同期して(正常動作 時)、まずメモリインタフェース1224を介して画素 再構成器1220からの復号完了の画像データを外部メ モリ (DRAM) 1230へ書込む。この書込動作の完 了後、バスアクセスコントローラ12は、FIFOイン タフェース1210からのピットストリームのメモリイ ンタフェース1224を介しての外部メモリ(DRA M) への書込 (レートバッファへの書込)、メモリイン タフェース1224を介しての画素バスインタフェース 1222への外部メモリ (DRAM) 1230からの表 示画像データへの読込、メモリインタフェース1224 を介しての外部メモリ (DRAM) 1230からの予測 画像データの転送、およびFIFOインタフェース12 10およびメモリインタフェース1224を介しての外 部メモリ (DRAM) 1230からのデータの可変長符 号復号化器への転送(図示しないバッファメモリへの転 送) (レートバッファの読出)を実行する。この間、所 定間隔でバスアクセスコントローラ 12は外部メモリ (DRAM) 1230のリフレッシュを実行し、このリ フレッシュの間、外部メモリへのアクセスを禁止する。 エラー状態時においては、バスアクセスコントローラ1 2は、この予測画像データ読出期間を、演算駆動回路1 1からのエラー状態指示信号に応答して、レートバッフ アからのデータ読出期間として利用する構成が用いられ てもよい。予測画像データの読出完了時点は、演算駆動 回路11からのブロック属性情報に従って決定される構 成が用いられてもよい。

【0146】エラーコンシール制御回路13は、その動作は後に詳細に説明するエラーコンシールメント処理を制御する。このエラーコンシール制御回路13は、状態モニタ15からのエラー検出指示信号 $\phi$ ERに応答して起動されてスキャン変換部または画素再構成器およびスキャン変換部に対しエラーコンシール処理を指令し(信号 $\phi$ ERR)、演算駆動回路11からの正常状態復帰指示に応答してこのエラーコンシール処理完了を指令する。

【0147】以上のように、この発明の実施例に従えば、エラー発生時において、エラー状態から定常状態復帰に有効なスタートコードを検出し、次いで、セグメントのヘッダ情報の解析までを実行し、このセグメントのブロックのデータの処理を実際に指示されるべき処理区間到達まで待合せているため、エラー発生時においても処理演算器の使用効率を低下させることなく正常状態へ50

の復帰を行なうことができる。

【0148】エラーコンシールメント処理1:図17 は、この発明に従う画像伸張装置の画素再構成器122 0の構成を概略的に示す図である。図17において、画 素再構成器1220は、メモリインタフェース1224 を介して与えられるデータを一時的に格納するバッファ メモリ20と、このバッファメモリ20に格納された画 像データを用いて予測画像を生成する予測画像フィルタ 部21と、逆離散コサイン変換部(IDCT)1218 からのデータと予測画像フィルタ部21の出力信号とを 加算し、DPCM復号を行なう加算器として示される演 算器22と、IDCT1218の出力するデータと演算 器22の出力するデータと予測画像フィルタ部21から の画素データのいずれかを選択する選択回路23と、選 択回路23の出力データを一時的に格納するバッファメ モリ24を含む。このバッファメモリ24の格納データ は、復号済みの画素データとしてメモリインタフェース 1224を介して外部メモリ(DRAM)へ格納され る。Bピクチュアのマクロブロックタイプは、(1)前 後の予測をともに用いないフレーム内/フィールド内 (イントラ) 予測、(2) 過去の再生画像から予測され る順方向予測、(3)未来から予測される逆方向予測、 および (4) 過去および未来両方の画像を用いる内挿的 予測の4種類を含む。

36

【0149】予測画像フィルタ部21は、このマクロブ ロックタイプに従って所定の処理を行なって予測画像を 生成する。画素再構成器1220はさらに、画素再構成 の動作を制御するための制御部25を含む。制御部25 は、可変長符号復号部から与えられるヘッダ情報と制御 装置(図16参照)からのMB同期信号MBSYNCと エラー検出指示信号 Φ E R R と制御装置 (バスアクセス コントローラ)からのバス使用許可信号とを受ける。制 御部25は、このヘッダ情報に含まれるマクロブロック タイプに従って予測画像フィルタ部21で実行されるフ ィルタ処理を決定する。また、MB同期信号MBSYN Cに同期して制御部25は、バッファメモリ20のデー タの書込および読出、ならびにバッファメモリ24のデ ータの書込および読出を制御する。メモリインタフェー ス1224を介してバッファメモリ20へ読込まれる画 像データは、可変長符号復号化器においてデータ解析部 の解析結果により生成された動きベクトル情報に従って アドレスが生成されて外部メモリ (DRAM) から読出 される。エラー発生時においては、この動きベクトル情 報は送付された動きベクトル情報に基づいて構成され る。後に説明するように、エラー時には、この動きベク トルはゼロに設定されてもよい。また、これに代えて、 エラー時には1ライン前のマクロブロックの動きが用い られてもよい。すなわち、エラー発生時には、予測画像 における対応の画像のマクロブロックデータが読出され

【0150】選択回路23は、制御部25の制御のもとに、処理されたマクロブロックが、イントラ予測されたマクロブロック (Iピクチュアおよびイントラ予測されたBピクチュア)の場合には、IDCT1218からのデータを選択し、イントラ予測以外の予測符号化されたマクロブロックに対しては演算器22の出力するデータを選択し、エラー発生時には、予測画像フィルタ部21からの出力データを選択する。次にこの図17に示す画

素再構成器を用いた際のエラー対策動作について説明す

る。 【0151】図18は、エラー発生時における画像伸張 装置のエラー対策動作を示す動作シーケンス図である。 図18に示すように、画像伸張装置は、セグメント(マ クロブロック)単位で4段のパイプラインステージを構 成する (先の実施例と同様)。今、セグメントMB#1 1のブロックデータの復号過程でエラーが発生した状態 を考える。この状態においてエラー検出指示信号 ØER (ФЕ RR) がアサートされ、可変長符号復号化器およ び制御装置においては先に説明したエラー時の動作が実 行される。このエラーが発生した処理区間においては、 図17に示す復号画素再構成器1220においては画素 復号動作が行なわれており、復元された画素データがバ ッファメモリ24に格納される。次の処理区間が始まる とき、メモリインタフェース1224を介してバッファ メモリ22にマクロブロックMB#12に相当する部分 のエラーコンシールメント用の予測画像データが格納さ れる。予測画像フィルタ部21においては、マクロブロ ックMB#11に対する予測画像データの生成を行なっ ている。一方、IDCT1218からは、マクロブロッ クMB#10のブロックデータの逆量子化後のデータが 生成され、そのマクロブロックタイプに応じて選択回路 23を介して画素復元されたデータが生成されてバッフ アメモリ24に順次書込まれる。一方、バッファメモリ 24においては、先に格納したマクロブロックMB#9 の復号済の画素データがメモリインタフェース1224 を介してDRAMに書込まれる。ここで、バッファメモ リ20および24は、その格納データがすべて読出され た後に新たなデータの書込が行なわれる。

【0152】以降、順次パイプライン処理が実行され、このエラー状態時においては、順次外部メモリ (DRA 40 M) から、別のピクチュアの対応のマクロブロックのデータが読出されて画像データが生成される (図18における斜線を施した領域)。

【0153】マクロブロックMB#12の処理区間において読出された予測画像画素データは、選択回路23により選択される。これにより、予測画像の対応の画素データが順次パッファメモリ24に格納される。予測画像フィルタ部21は、エラー検出時においては、予め定められたルールに従ってフィルタ処理を行なう。

【0154】したがって、マクロブロックMB#15が 50

38

処理される処理区間からエラー対策が施された画素データ、すなわち予測画像の画素データがDRAMに順次格納される。

【0155】エラー状態がマクロブロックMB#16の 処理区間で完了すると、次の処理区間からマクロブロッ クMB#17の処理が実行される。この場合、選択器2 3は、マクロブロックMB#17のブロックデータの処 理がパイプラインの第3ステージに到達したときに、そ のヘッダ情報に従ってIDCT1218の出力するデー りまたは演算器22の出力するデータの一方を選択する。

【0156】上述の一連の動作により、エラー状態においてはエラーにより欠落した画素データを予測画像の画素データで置換することができ、エラービット混入による復号画像の劣化を抑制することができる(図19参照)。すなわち、図19に示すように、エラー状態において、マクロブロックMB#12~MB#16の復号画像の画質の劣化を抑制することができる。

【0157】エラーコンシールメント処理2:図20 20 は、この発明に従う第2のエラーコンシールメント処理 を実現するための画素再構成器1220の構成を示す図 である。この図20に示す画素再構成器の構成において は、制御部35は、ヘッダ情報、MB同期信号MBSY NC、バスアクセスコントローラの出力信号および制御 装置に含まれるエラーコンシール制御回路からの出力信 回路33を、IDCT1218の出力信号を選択する状 態に設定する。他の構成は図17に示す構成と同様であ り、対応する部分には同一の参照番号を付す。正常状態 においては、制御部35は、予測画像フィルタ部21か らの画素データとIDCT1218の出力する画素デー タを演算器 2 2 で演算処理 (DPCM復号) させた後、 このピクチュアのタイプに従ってIDCT1218の出 力信号または演算器22の出力信号を選択回路33によ り選択してバッファメモリ24へ書込む。エラー状態時 ピクチュアタイプにかかわらず、制御部35は、選択回 路33を制御してIDCT1218の出力するデータを 選択する状態に設定する。

【0158】IDCT1218へは、次にその構成を詳細に説明するスキャン変換部1216の出力するデータが与えられる。スキャン変換部1216は、以下に詳細に説明するように、エラー状態時においては、同一のピクチュア内の、復号処理された1ライン前のマクロブロックデータ(IDCT処理前のデータ)または予め定められた固定値(1ライン前のマクロブロックが存在しないとき)をエラーが発生した処理区間に続く処理区間からIDCT1218へ与える。

【0159】図21は、図20に示すスキャン変換部1 216の内部構成を詳細に示す図である。図21におい

40

際の動作が一例として示される。

て、スキャン変換部1216は、逆量子化器から出力される逆量子化されたDCT係数データを順次格納し、次いでラスタ走査順に出力するバッファメモリ40と、このバッファメモリ40のデータの書込および読出を制御するリード/ライト制御回路41と、バッファメモリ40から読出されたDCT係数の平均値を求める平均化回路42と、この平均化回路42の出力する平均値データのうちたとえば1ラインのマクロブロックのデータをFIFO態様で格納するメモリ43と、メモリ43のデータの書込および読出を制御するリード/ライト制御回路 1044と、リード/ライト制御回路44の制御のもとにバッファメモリ40の出力するDCT係数データおよびメモリ43からのデータの一方を選択してIDCT1218へ出力する選択回路45を含む。

【0160】リード/ライト制御回路41は、MB同期 信号MBSYNCに同期して、前段の逆量子化器から与 えられた逆量子化DCT係数データを格納する。このリ ード/ライト制御回路41は、単にバッファメモリ40 に対するリードアドレスとライトアドレスを変換する機 能を備えており、ジグザグスキャン態様で走査されたD CT係数をラスタ走査順に再配列して出力するようにそ のアドレスを調整する。このアドレスの発生の態様は、 リードアドレスおよびライトアドレスの一方が、予め定 められたシーケンスで発生され、他方が順次インクリメ ントされて、ジグザグスキャンされた画素データをラス 夕走査順に再配列するように構成されればよい。ジグザ グスキャン変換器1216は、特にパイプラインステー ジには含まれていない。これは、バッファメモリ40に より、1つのバッファ回路として機能するためである。 リード/ライト制御回路41は、したがって、DCT係 数データの始まりを示す入力同期信号に同期してアドレ スを発生するように構成されてもよい。

【0161】平均化回路42は、このバッファメモリ40から読出されたDCT係数データの平均値を求める。このとき、すべてのDCT係数データの算術平均値(DC係数およびAC係数すべて)により平均値が求められてもよい。しかしながら、8×8画素のブロックにおいて、DC係数はそのブロックの画素データの平均値を示す。したがって、平均化回路42は、1つのマクロブロックに対し輝度信号に対して4つのブロックのDC係数データの平均値を求め、色差信号に対しては、そのDC係数を平均値として求める構成が利用されてもよい。

【0162】メモリ43は、FIFO態様でたとえば1ライン分の各マクロブロックに対するDCT係数の平均値データを格納する。次にこの図20および21に示すスキャン変換部および画素再構成器の動作をその動作シーケンス図である図22を参照して説明する。

【0163】図22においては、マクロブロックMB# 11のブロックデータの復号化時においてエラーが発生 し、マクロブロックMB#17から正常状態に復帰する 【0164】エラー検出指示信号 $\phi$ ERがアサートされると、応じてエラーコンシール制御回路からのエラー指示信号 $\phi$ ERRがアサートされる(図22には $\phi$ ERRは示さず)。このエラー検出指示信号 $\phi$ ERRのアサー

トに応答して、図21に示すリード/ライト制御回路4 4は、メモリ43に対する平均値データの書込を禁止する。すなわち、エラーが検出された場合に算出されるD CT係数データの平均値の格納が禁止される。メモリ4 3には、したがってマクロブロックMB#9までの1ライン分のマクロブロックのDCT係数の平均値が格納さ

れる。マクロブロックMB#10のDCT係数の平均値 データはメモリ43には格納されない。メモリ43の先 頭アドレス位置には、マクロブロックMB#10の1ラ イン前のマクロブロックのDCT係数の平均値データが

格納される。このエラーが発生された処理区間においては、マクロブロックMB#9の画素復元処理が実行されている。すなわち、図20に示す選択回路33は、制御

部35の出力信号に従って、演算器22の出力信号またはIDCT1218の出力するデータの一方を選択してバッファメモリ24へ与えている。

【0165】エラーが発生した次の処理区間においては、図21に示すリード/ライト制御回路44は、エラー指示信号のERRに応答してメモリ43から先頭位置に格納された1ライン前のマクロブロックのDCT係数の平均値データを読出して、選択回路45を介してIDCT1218へ与える。メモリ43は、マクロブロックの輝度ブロックに対して1つの平均値データを格納してもよく、また輝度信号ブロックそれぞれに対し平均値データを格納していってもよい(IDCT1218は8画素×8画素を単位として逆離散コサイン変換処理を実行するため)。

【0166】また、図20に示す選択回路33は、制御部35の制御のもとに、IDCT1218の出力するデータを選択する状態に設定される。したがって、エラーが発生した処理区間の次の処理区間においては、1ライン前のマクロブロックの画素データに従って画素復元(DPCM復号)が実行される。したがって、図22に示すように、エラーが発生したマクロブロックよりも1つ前のマクロブロックからエラーコンシールメント処理を実行することができ、エラーが発生したマクロブロックに対してもエラーコンシールメント処理を実行することができ、エラービット混入による画質劣化をより抑制することができる。メモリ43からは、MB同期信号MBSYNCに同期して、各処理区間ごとに順次異なるマクロブロックのデータが読出される。

【0167】エラー状態から正常状態に復帰するときには、エラー指示信号 ØERRがデアサートされると、その処理区間においてはメモリ43からのデータを選択してIDCT1218へ与え、次の処理区間においては平

均化回路42からの平均値データをメモリ43へ書込 み、その次の処理区間においては選択回路45をバッフ アメモリ40の出力を選択する状態に設定する。

【0168】メモリ43においては、FIFO態様でデ ータ格納されているため、新たにマクロブロックMB# 17のブロックデータの平均値がメモリ43にFIFO 態様で書込まれても、1ライン分の画素ブロックデータ が順次格納される状態は維持される。

【0169】なお、正常状態復帰時において、バッファ メモリ40は、前段の逆量子化器から与えられるブロッ クデータの始まりを示す入力同期信号に同期してリード /ライト制御回路41の制御のもとにデータの書込が行 なわれる構成が利用されてもよい。またこのとき、リー ド/ライト制御回路41へ制御装置からの正常状態復帰 指示信号が与えられ、正常状態復帰指示信号が与えられ た処理区間から書込が行なわれてもよい (スキャン変換 部が第1段のパイプラインステージの最終段を構成する とき (バッファへのデータ書込までが第1段のパイプラ インステージ))。または正常状態復帰の処理区間の次 の処理区間からリード/ライト制御回路41の制御のも とにバッファメモリ44へのデータ書込が行なわれても よい (スキャン変換部が第3段のパイプラインステージ を構成する場合)。また、このスキャン変換部1216 は、第2段のパイプラインステージを構成するように配 置されてもよい。

【0170】また、エラー発生がピクチュアの先頭で生 じたときには、対応の平均値データは存在しないので、 予め定められた固定値が用いられる。この構成は示して いないが、処理されるマクロブロックのアドレス(画面 上の位置)情報に従って平均値データおよび固定値デー タの一方を選択する構成が用いられればよい。

【0171】図23は、図20ないし図22に示す第2 のエラーコンシールメント処理におけるエラーコンシー ルメント処理されたマクロブロックの態様を示す図であ る。図23に示すように、エラーが発生したマクロブロ ックMB#11よりも1つ前のマクロブロックMB#1 0から1ライン前のマクロブロックの画素データを用い てエラーコンシールメント処理が実行されている。すな わちマクロブロックMB#10~MB#16ブロックデ ータはそれぞれ同一ピクチュア内の1ライン前のマクロ ブロックMB#2~MB#8の画素データにより置換さ

【0172】なお、上述の説明においては、エラー発生 時においては、先行するマクロブロックのブロックデー タの平均値を用いてエラーコンシールメント処理を行な うように示している。しかしながら、メモリに余裕があ る場合、画素再構成部1220において、1ライン分の マクロブロックの画素データを格納するラインメモリを 配置し、エラー発生時にはこのラインメモリに格納され た復号済のマクロブロックの画素データを用いてバッフ 50 れる (ステップS34)。このヘッダ情報を解析した状

42.

アメモリ24を介して外部メモリ (DRAM) へ格納 し、各画素データそれぞれを先行する1ライン前のマク ロブロックの画素データそれぞれで置換する構成が利用 されてもよい。

【0173】以上のように、この発明の実施例の構成に 従えば、画像伸張装置のパイプラインステージを有効に 利用して、効率的にエラーコンシールメント処理を実行 することができる。特に、同一ピクチュア内の復号デー タ (可変長復号化されたデータ) を用いてエラーコンシ 10 ールメント処理を行なう場合、エラーが検出されたセグ メント (マクロブロック) よりも処理の順序で前のマク ロブロックからエラーコンシールメント処理を実行する ことができ、より効果的なエラーコンシールメント処理 を行なうことができ、エラービット混入による画質劣化 を抑制することができる。

【0174】初期化動作1:リスタート(エラーからの 復帰)

図24は、画像伸張装置の初期化動作を示すフロー図で ある。以下、この発明に従う画像伸張装置の初期化動作 について説明する。

【0175】まずリセット要求が出されたか否かの判別 が行なわれる (ステップS30)。このリセット要求 は、外部制御装置の割込による表示の中断およびエラー 状態が所定時間以上継続する場合(エラー状態から正常 状態へ復帰しまたエラー状態が復帰する状態が連続する 場合) などのリスタート時に発生される。

【0176】リセット要求 (リスタート指示) が出され ると、まず制御装置1226 (図16参照)が、この画 像伸張装置が、画像データの復号動作を行なっているか 否かの判別を行なう (ステップS31)。画像データの 復号動作を行なっている場合 (画素復元動作を行なって いる場合:エラー状態時の動作を含めて)、MB同期信 号MBSYNCの次の処理区間からの発生が停止される (ステップS32)。MB同期信号MBSYNCの発生 変長符号復号化器 (図15参照) へ与えられる。ステッ プS31において、画素復元動作が行なわれていない場 合においては、ステップS32がスキップされてステッ プS33の起動信号

ØACTのアサートが行なわれる。

【0177】可変長符号復号化器においては、この起動 りを示すスタートコードを探索する。すなわちシーケン ススタートコード、GOPスタートコード、およびピク チュアスタートコードの探索が行なわれる。このときに は、スライススタートコードが検出されても、このスラ イススタートコードは無視される。ピクチュアの始まり を示すスタートコードが検出されると、このスタートコ ードに続くヘッダ部の情報の解析が行なわれ、マクロブ ロックレイヤのセグメントのヘッダ情報の解析が行なわ

態で所定条件が成立するのを待つ(ステップS35)。 この所定条件としては、レートバッファに十分な量のビ ットストリームが格納されていることおよび外部の表示 制御装置から与えられる垂直同期信号がアサートされる ことである。レートバッファに十分な量のピットストリ ームが格納されているか否かは、図16に示すバスアク セスコントローラ12を介して外部メモリ装置(DRA M) のFIFO領域の書込アドレスと読出アドレスの差 を検出することにより判別することができる。所定条件 が成立すると、制御装置は、ピクチュアの始まりを示す ピクチュア同期信号をアサートして、その内部に含まれ るマクロブロックアドレスを示すカウンタをリセット し、このピクチュア同期信号に同期してMB同期信号を アサートして画像伸張装置に定常動作を実行させる(ス テップS36)。このピクチュア同期信号に同期してM B同期信号をアサートすることにより、リセット要求が 行なわれて新たなピクチュアを表示するとき、外部制御 装置から与えられたたとえば垂直同期信号に同期して正 確に表示画像データの読出を行なうことができる。また 画像表示に合わせて画素復号動作を順次実行することが 20 できる。

【0178】ステップS30からステップS33までの 一連の動作が図16に示す初期化制御回路14により実 行される。

【0179】初期化動作2:リセット動作 図25は、画像伸長装置の他の初期化動作を示すフロー 図である。以下、この発明に従う画像伸長装置の他の初 期化動作について説明する。この初期化動作において は、ユーザが新たに画像表示を指定する。

【0180】まず、リセット要求(初期化指示)が出さ れたか否かの判別が行なわれる(ステップS40)。こ のリセット要求は、ユーザからの画像表示指定に従っ て、ハードウェアまたはソフトウェア(レジスタ値のセ ット)により発生される。

【0181】リセット要求が出され、新たな画像の表示 が指定されると、このときには、画像伸長装置は、何ら 画像データの復号動作を行なっていないため、起動信号 φACTがアサートされて、可変長符号復号化器(図1) 5参照) へ与えられる (ステップS41)。

【0182】可変長符号復号化器においては、この起動 40 トコードを探索する。GOPスタートコード、ピクチュ アスタートコードおよびスライススタートコードが検出 されても、これらのスタートコードは無視される。シー ケンススタートコードが検出され、次いでピクチュアの 始まりを示すスタートコードが検出されると、このスタ ートコードに続くヘッダ部の情報の解析が行なわれ、マ クロブロックレイヤのセグメントのヘッダ情報の解析が 行なわれる(ステップS42)。このヘッダ情報を解析 した状態で、所定条件が成立するのを待つ(ステップS

43)。この所定の条件としては、先の図24における ステップS35において説明したのと同じ条件が用いら れる。すなわち、レートバッファに十分な量のビットス トリームが格納されていることおよび外部の表示制御装 置から与えられる垂直同期信号がアサートされることで ある。所定条件が成立すると、制御装置は、ピクチュア の始まりを示すピクチュア同期信号をアサートして、そ の内部に含まれるマクロブロックアドレスを示すカウン タをリセットし、このピクチュア同期信号に同期してM B同期信号をアサートして画像伸長装置に定常動作を行 なわせる (ステップS44)。このピクチュア同期信号 に同期してMB同期信号をアサートすることにより、リ セット要求が行なわれて、新たなシーケンスのピクチュ アを表示する場合において、外部制御装置から与えられ るたとえば垂直同期信号に同期して正確に表示画像デー タの読出を行なうことができ、また画像表示に合わせて 画素復号動作を順次実行することができる。

【0183】この一連の処理動作は、図16に示す初期 化制御回路14により実行される。起動信号0ACT は、リスタートを指定するリセット要求時および初期化 を指定するリセット要求時において同じ信号がアサート されるように示される。これらは別々の信号であり起動 化時において探索対象とされるスタートコードの区別が 行なわれる。

【0184】図26は、リセット動作時における画像伸 張装置の動作の一例を示す図である。図26において は、外部から画像表示を指令する初期化指示(リセット 指示) が与えられる状態が一例として示される (図25 参照)。この状態においては、画像伸張装置は、画素復 **号動作は行なっていないため、MB同期信号MBSYN** Cはアサートされていない。

【0185】リセット要求信号

ØRRQ

がアサートされ ると、起動信号 Φ A C T が 図 1 6 に示す初期化制御回路 から出力される (アサートされる)。この起動信号 Ø A CTのアサートに応答して、可変長符号復号化器は、画 像の始まりを示すスタートコードを探索する。この探索 動作時において、制御装置の制御のもとにレートバッフ アからデータの読出が行なわれる。レートバッファにま だピットストリームが格納されておらず、リセット要求 信号

の

RRQ

発生時において

初めて

ビットストリームが 到達する場合には、制御装置は、FIFOインタフェー スを介して与えられたピットストリームを直接可変長符 号化復号器へ与え、スタートコード探索を行なわせる。 可変長符号復号化器は、スタートコード検出器(図15 参照)で検出されたスタートコードを制御部6で解析 し、シーケンススタートコードの検出に続いてピクチュ アの始まりを示すスタートコードを検出して、それに続 くヘッダ情報を解析する。リスタート時には、マクロブ ロックレイヤより上のスタートコードの探索が行なわ

30

れ、その検出後ヘッダ情報の解析が行なわれる。マクロ ブロックレイヤのセグメントのヘッダ情報の解析が完了 すると、可変長符号化復号器が、処理単位復号完了指示 信号のCPLをアサートする。制御装置は、処理単位復 条件が成立するのを待つ。所定条件が成立すると、すな わちレートバッファに十分な量のビットストリームが格 納されかつ垂直同期信号が与えられると、制御装置は内 部でピクチュア同期信号PSYNCをアサートし、かつ このピクチュア同期信号に同期してMB同期信号MBS YNCをアサートする。最初の処理区間においては、へ ッダ情報が解析されたセグメントのブロックデータの復 号およびこのセグメントに続くヘッダ情報の解析が実行 される。以降、各処理区間においてヘッダ情報の解析が 行なわれかつ所定の条件が成立するごとにMB同期信号

【0186】この一連の初期化動作により、エラー復帰 動作を含むリセット動作時においても、確実にMB同期 信号MBSYNC信号のアサートに応答してセグメント のブロックデータの復号処理を開始することができ、高 20 速演算処理が実現される。

MBSYNCがアサートされる。

【0187】なお、上述の実施例においては、画素デー タ復号処理にあたって、MPEG規格に従って符号化さ れた画像データ (画素データ) の復号処理を示してい る。しかしながら、このようなMPEG規格の符号化さ れた画素データではなく、可変長符号があるサイズのデ ータブロック単位で処理される場合においても、そのブ ロックデータに対しヘッダ情報が可変長符号で付されて いる場合には、本願発明は適用可能である。また、DC T変換処理ではなく、他の直交変換処理されたデータで あっても本発明は適用可能である。

#### [0188]

【発明の効果】請求項1に係る画像伸張装置において は、1処理区間内においてデータブロックの処理に続い てヘッダ情報の解析を行ない、このヘッダの解析情報の すべての解析が完了した後にデータ処理開始を指示して いる。1つの処理区間はデータブロックの復号処理に始 まりヘッダ情報の解析で終了する。したがって、データ 処理開始が指示されるとき、処理演算器は即座に処理を 実行することができ、処理演算器の使用効率が改善さ れ、高速でデータ処理を実行することができる。また処 理演算器の待機時間が短くなるため、1処理区間の時間 期間を短くすることができる。

【0189】請求項2に係る画像伸張装置においては、 処理区間の時間期間はヘッダの情報の解析結果に従って 変更するように構成しているため、処理対象となるセグ メントの属性に応じて処理区間の時間期間を変更するこ とができ、処理対象となるセグメントの属性に応じて最 適な処理区間長さを設定することができ、固定長時間の 処理区間の場合に生じる可能性のある、1つの処理区間 50 夕の修復動作を行なっているため、パイプラインステー

46

すべてが完了しない場合に次の処理区間が始まるような 誤動作を防止することができ、効率的かつ正確に画像デ ータの処理を行なうことができる。

【0190】請求項3に係る画像伸張装置においては、 データブロックデータの復号処理と並行して外部メモリ へのアクセスが実行されるように構成しているため、外 部メモリへのアクセスが画素データ復元処理に及ぼす影 響を排除することができ、処理時間を短縮することがで きる。また、この外部メモリへのアクセスを、復元デー 夕の書込、入来ビットストリームの書込、表示画像デー タの読出、予測画像データの読出、およびビットストリ ームの読出順序で順次行なうことにより、データ処理手 段におけるパイプライン処理に必要とされるデータの破 損を伴なうことなく効率的に必要とされるデータをデー 夕処理部へ与えることができる。

【0191】請求項4に係る画像伸張装置においては、 ヘッダ情報の解析過程または可変長復号過程においてエ ラーが発生したとき、所定のパターンを有するスタート コードを検出し、このスタートコードに続くセグメント のヘッダ情報を解析し、その解析完了後所定の条件が満 足されるまでその解析されたヘッダ情報に続くデータブ ロックの処理を待合せている。エラー発生時において も、処理開始時において所定のエラーの影響を受けない セグメントから処理を開始することができるとともに、 この処理開始時においてもデータブロックの復号処理か ら処理が開始されるため、エラー回復後においてもデー タ処理手段に含まれる処理演算器の使用効率低下を抑制 することができ、高速でデータ処理を実行することがで きる。

【0192】請求項5に係る発明においては、セグメン トの処理区間を1処理単位としてパイプラインを構成し ているため、各パイプラインの演算器の使用効率の低下 を最低限に抑制することができ、高速データ処理が可能 となる。また、パイプラインステージにより、1処理単 位(セグメント)を複数の処理区間でパイプライン的に 分担することができるため、処理区間の時間期間を短縮 することができ、高速データ処理が可能となる。

【0193】請求項6に係る発明に従えば、パイプライ ンステージを、セグメントを単位として、その処理内容 に応じて4段のパイプライン構成としているために、処 40 理区間の時間期間が変動しても、最小の処理演算器の待 ち時間でパイプライン動作を実施することができ、高速 データ処理を行なうことができる。また、このパイプラ イン化により、ヘッダ情報の解析をデータ処理と並行し て行なうことができ、処理区間の時間期間を短縮するこ とができ、高速データ処理が実現される。

【0194】請求項7に係る発明に従えば、エラー発生 時には、パイプラインステージ内においてエラーが検出 **されたセグメントよりも前のセグメントのブロックデー** 

ジの遅延が効率的に利用されてエラーが生じたセグメントに対してエラー修復動作を施すことができ、エラービット混入による復号画像の画質劣化を抑制することができる。

【0195】請求項8に係る発明に従えば、リセット要求が出されたときには、所定のパターンを有するスタートコードを探索し、そのスタートコードに続くセグメントのヘッダ情報をすべて解析した後所定の条件が成立したときに、処理開始指示信号をアサートして、このセグメントのデータブロックの処理を実行させているため、リセット時においても確実にピクチュアの最初から処理を実行することができるとともに、処理開始に応じて即座に処理演算器を動作させてデータ処理を行なうことができ、高速処理を行なうことができる。

【0196】請求項9に係る発明に従えば、外部から与えられる画像の開始を示すピクチュア同期信号(垂直同期信号)に同期してデータ復号処理を開始させるように構成しているため、リセット時においても外部制御装置から与えられる同期信号との同期を確立して正確な画素データの保護動作および表示画像データの読出を行なうことができる。

#### 【図面の簡単な説明】

【図1】 この発明に従う画像伸張装置の1処理区間の動作を概略的に示す図である。

【図2】 この発明に従う画像伸張装置の1処理区間 (単位)の構成およびパイプライン化の効果を説明する ための図である。

【図3】 この発明に従う画像伸張装置の1処理区間の動作およびDRAMポートの動作を示す図である。

【図4】 この発明に従う画像伸張装置およびDRAM 30ポートの他の動作シーケンスを示す図である。

【図5】 この発明に従う画像伸張装置に用いられる逆量子化器の入出力信号の構成を示す図である。

【図6】 図5に示す逆量子化器の入出力信号の関係を 例示する図である。

【図7】 この発明に従う画像伸張装置の処理演算器のパイプライン構成およびブロックデータの処理シーケンスを示す図である。

【図8】 この発明に従う画像伸張装置における1処理 区間の時間期間を設定するための動作を示すフロー図で ある。

【図9】 この発明に従う画像伸張装置における1処理 区間を決定するための別の動作シーケンスを示す図であ る。

【図10】 この発明に従う画像伸張装置におけるエラー状態時の動作を示すフロー図である。

【図11】 この発明において利用されるセグメントの ヘッダおよびそれに付随するスタートコードの構成を例 示的に示す図である。

【図12】 この発明に従う画像伸張装置におけるエラ 50 の図である。

一状態の動作に関連する部分の構成を示す図である。

【図13】 図12に示す構成のエラー状態時における動作シーケンスを示す図である。

【図14】 図12に示す構成のエラー状態時における 他の動作シーケンスを示す図である。

【図15】 図12に示す可変長符号復号化器の内部構成を示す図である。

【図16】 図12に示す制御装置の内部構成を示すブロック図である。

10 【図17】 この発明に従う画像伸張装置における画素 再構成器の構成を示す図である。

【図18】 この発明に従う画像伸張装置におけるエラー状態時の動作シーケンスを示す図である。

【図19】 この発明に従う画像伸張装置におけるエラーコンシールメント処理の態様を示す図である。

【図20】 この発明に従う画像伸張装置における画素 再構成器の他の構成を示す図である。

【図21】 図20に示すスキャン変換器の構成を示す 図である。

20 【図22】 この発明に従う画像伸張装置におけるエラー状態時の他の動作シーケンスを示す図である。

【図23】 図22に示す動作シーケンスにおけるエラーコンシールメント処理を説明するための図である。

【図24】 この発明に従う画像伸張装置のリセット時(リスタート時)の動作を示すフロー図である。

【図25】 この発明に従う画像伸長装置のリセット時 (初期化時)の動作を示すフロー図である。

【図26】 この発明に従う画像伸張装置のリセット時の動作シーケンスの一例を示す図である。

) 【図27】 この発明が対象とする可変長符号を生成するための構成を説明するための図である。

【図28】 この発明が適用される画像伸張装置におけるGOPレイヤにおけるピクチュアの配列の態様を示す図である。

【図29】 この発明が対象とする画像データの構成を 説明するための図である。

【図30】 この発明が対象とする画像データのシンタクスを説明するための図である。

【図31】 図30に示すスライスレイヤを説明するた 40 めの図である。

【図32】 図30に示すブロックレイヤの構成を説明するための図である。

【図33】 この発明が対象とする画像伸張装置の構成を概略的に示すブロック図である。

【図34】 図33に示す外部メモリのメモリ領域の構成を示す図である。

【図35】 従来の画像伸張装置の処理区間を説明するための図である。

【図36】 従来の画像伸張装置の動作を説明するための図るまる

48

【図37】 スタートコードの構成を示す図である。

【図38】 マクロブロックレイヤのヘッダ部の構成を示す図である。

【図39】 従来の画像伸張装置の問題点を説明するための図である。

【図40】 従来の画像伸張装置の問題点を説明するための図である。

#### 【符号の説明】

ピクチャ番号

1 ピットストリーム供給器、2 スタートコード検出部、3 ヘッダ解析部、4 ブロックデータ復号器、5 エラー検出部、6 制御部、11 演算駆動回路、1
 2 バスアクセスコントローラ、13 エラーコンシール制御回路、14 初期化制御回路、15 状態モニ

タ、16 タイマ、20 バッファメモリ、21 予測画像フィルタ部、22 演算器、23 選択器、24 バッファメモリ、25 制御部、40 バッファメモリ、41 リード/ライト制御回路、42 平均化回路、43 メモリ、44 リード/ライト制御回路、45 選択回路、33 選択回路、35 制御部、1212 可変長符号復号化器、1214 逆量子化器、1216 スキャン変換器、1218 逆離散コサイン変換器、1220 画素再構成器、1222 画素バスイン10 タフェース、1224 メモリインタフェース、1210 FIFOインタフェース、1226 制御回路、1


230 外部メモリ。

50

【図1】


【図11】

ヘッダ解析利用可能




【図5】 【図2】 1214 MESTANC 1 処理区間 (A) **A102 Ā101** 逆離散 ← 出力データ 入力デ 可変長 復号(VLD) 逆量子化 (IQ) スキャ 変換 画家復元 (DPCH) ヘッダ解析 コサイン変数 (IDCT) 递量子化器 A104 A103 ◆ 出力両期信号 入力同期信号 (B) ッダ解析に利用可能 VLD [図6] ĮQ 4-F 55-スキャン 変換 入力同期信号 64係数/ブロック ナイト IDCT 入力データ DPCM 機名 出力同期信号 出力データ 【図28】 パイプライン遅延 128サイクル 予測の方向

【図3】





【図4】




【図7】


<u>デューダ</u> NBSYNC	ヘッダ解析	DRANGボート コートパッファ リード
子側画像 データ取り込み VID, IQ	MB#1 MB#2 MB#3 MB#4 MB#5 MB #1349 MB #1360	:予測 <b>回</b> 像リード
予測画像 フィルタ	MB#1 MB#2 MB#3 MB#4 MB#5 MB MB #1349 #1350	
IDCT DPCN设号	MB#1 MB#2 MB#3 MB#4 MB#5 \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	:レートパッファ ライト
復号画像 杏き込み	MB#1 MB#2 NB#3 MB#4 MB#5 MB#13	49 #1350 :復号済データ のライト







【図9】










【図16】




エラー検出 MB#8 MB#1 MB#2 MB#3 MB#5 **MB#6** XB#7 MB#12 WB#15 MB#16 MB#11 MB#13 MB#14 XB#9 MB#10 XB#22 MB#24 MB#17 MB#18 MB#19 MB#20 MB#21 XB#23 MB#26 MB#27 MB#28 MB#29 MB#32 MB#25

【図19】


【図23】

エラー発生 /							
MB#1	MB#2	MB#3	MB#4 /	XB#15	1616 /	MB#7	MB#8
MB#9	MB#10	MB#11	MB#12	MB#13	MB#14	MB#15	MB#16
MB#17	XB#18	MB#19	MB#20	MB#21	MB#22	KB#23	MB#24
MB#25	NB#26	MB#27	16B#28	MB#29	168#30	NB#31	₩B#32


2000 :エラーコンシールメント処理




【図18】





【図22】





[図20]

















【図26】




【図30】




【図40】



【図33】



【図36】



## This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	•
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR Q	UALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

## HIS PAGE BLANK (USPTO)